# *Đề cương ôn thi môn Điện tử số hệ Trung cấp, Cao đẳng và Đại học. 1*



***Trường ĐH Công Nghiệp TP.HCM***

***Khoa Công nghệ Điện Tử***

***Bộ môn Điện Tử Công Nghiệp***

# ĐỀ CƯƠNG ÔN THI MÔN ĐIỆN TỬ SỐ

**(HỆ TRUNG CẤP, CAO ĐẲNG & ĐẠI HỌC)**

**Ngày cập nhật: 06/06/2008**

**Số câu: 424**

**CHƯƠNG 1 : HỆ THỐNG SỐ ĐẾM**

**1.** Số bát phân tương đương của số nhị phân 110100.11 là:

a. 64.6\* b. 64.3 c. 34.6 d. 34.3

**2.** Số thập phân tương đương của số nhị phân 110100.11 là:

a. 64.6 b. 52.75\* c. 34.3 d. 34.6

**3.** Số thập lục phân tương đương của số nhị phân 110100.11 là:

a. 64.6 b. 64.3 c. 34.C\* d. 34.3

**4.** Số nhị phân tương đương của số bát phân 75.3 là:

a. 01110101.0011 b. 101111.011 c. 111101.110 d. 111101.011\*

1. Số thập phân tương đương của số bát phân 75.3 là: a. 61.375\* b. 61.75 c. 47.375 d. 47.75
2. Số thập lục phân tương đương của số bát phân 75.3 là: a. 3D.3 b. 3D.6\* c. CD.6 d. CD.3
3. Số nhị phân tương đương của số thập phân 25.375 là: a. 10011.011 b. 10011.11 c. 11001.011\* d. 11001.11
4. Số bát phân tương đương của số thập phân 25.375 là:

a. 23.6 b. 23.3 c. 31.6 d. 31.3\*

1. Số thập lục phân tương đương của số thập phân 25.375 là:

a. 19.6\* b. 19.C c. 13.6 d. 13.C

**10.** Số BCD8421 tương đương của số thập phân 29.5 là:

a. 11101.1 b. 00101001.0101\* c. 101001.101 d. 00101001.101

**11.** Số nhị phân tương đương của số thập lục phân 37.E là:

a. 11111.111 b. 11111.0111 c. 110111.111\* d. 110111.0111

**12.** Số bát phân tương đương của số thập lục phân 37.E là:

a. 77.7 b. 77.34 c. 67.34 d. 67.7\*

**13.** Số thập phân tương đương của số thập lục phân 37.E là:

a. 55.875\* b. 55.4375 c. 31.875 d. 31.4375

**14.** Số thập phân tương đương của số BCD 00110010.0100 là:

a. 50.25 b. 32.4\* c. 32.1 d. 62.2

**15.** Mã BCD của số thập phân 251 là:

a. 10 0101 0001 b. 0100 0101 0001 c. 0010 0101 0001\* d. 0010 0101 001

**16.** Mã quá 3 của số thập phân 47 là:

a. 110010\* b. 100111 c. 1111010 d. 101111

**17.** Số thập phân tương đương của số nhị phân có mã quá ba 01100100 là:

## môn

a. 64 b. 144 c. 100 d. 97\*

**18.** Số thập lục phân tương đương của số nhị phân có mã quá ba 01100100 là:

a. 64 b. 61\* c. 100 d. 97

1. Số bát phân tương đương của số nhị phân có mã quá ba 01100101 là:

a.145 b. 142\* c. 101 d. 98

1. Mã Gray tương đương của số 110010 B là:

a. 111100 b. 101010 c. 101101 d. 101011\*

**21.** Mã Gray tương đương của số nhị phân có mã quá ba 011001 là:

a. 010101 b. 010001 c. 011101\* d. 010110

**22.** Số bù 1 của số nhị phân 1010 là:

a. 0101\* b. 1001 c. 1011 d. 0110

**23.** Số bù 2 của số nhị phân 1010 là:

a. 0101 b. 0110\* c. 1100 d. 1000

**24.** Số thập phân tương đương của số nhị phân 10000000 là:

a. 100 b. 102 c. 128\* d. 127

**25.** Số thập phân tương đương của số nhị phân 1111 là:

a. 1111 b. 16 c. 65 d.15\*

**26.** Số thập phân tương đương của số nhị phân 10000001 là:

a. 129\* b. 128 c. 127 d. 126

**27.** Số thập lục phân tương đương của số nhị phân 11111111 là:

a. FF\* b. 128 c. 255 d. 377

**28.** Số thập phân tương đương của số bát phân 36 là:

a. 30\* b. 26 c. 44 d. 38

**29.** Số thập phân tương đương của số bát phân 257 là:

a. 267 b. 247 c. 157 d. 175\*

1. Số thập phân tương đương của số thập lục phân 7FF là:

a. 71515 b. 2047\* c. 3777 d. 7000

1. Số nhị phân tương đương của số thập lục phân 7FF là:

a. 00111111111 b. 10000000000 c. 71515 d. 11111111111\*

**32.**  Số nhị phân 4 bit biểu diễn được tối đa bao nhiêu số?

a. 4 b. 8 c. 1111 d. 16\*

**33.**  Số nhị phân 8 bit biểu diễn được tối đa bao nhiêu số?

a. 256\* b. 255 c. 11111111 d. 10000000

**34.**  Trong hệ thống bát phân có bao nhiêu số có 2 chữ số?

a. 256 b. 100 c. 64\* d. 63

**35.**  Trong hệ thống thập lục phân có bao nhiêu số có 2 chữ số?

a. 256 \* b. 100 c. 64 d. 63

**36.**  Trong hệ thống nhị phân ký hiệu LSB mang ý nghĩa sau:

a. Bit có trọng số nhỏ nhất\* b. Bit có trọng số lớn nhất.

c. Số có nghĩa nhất d. Số ít nghĩa nhất

**37.**  Trong hệ thống nhị phân ký hiệu MSB mang ý nghĩa sau:

a. Bit có trọng số nhỏ nhất b. Bit có trọng số lớn nhất.\*

c. Số có nghĩa nhất d. Số ít nghĩa nhất

**38.**  Một con số trong số nhị phân được gọi là:

a. Bit\* b. Byte c. Nipple d. Word

## môn

**39.**  Phải dùng một số nhị phân có bao nhiêu bit để diễn tả số thập phân 500 ?

a. 500 b. 5 c. 9\* d. 10

**40.**  Phải dùng một số nhị phân có bao nhiêu bit để diễn tả số thập phân 1000?

|  |  |  |
| --- | --- | --- |
| a. 512 b. 5  **41.**  1 Kbit bằng bao nhiêu bit? | c. 9 | d. 10\* |
| a. 1000 b. 1024\*  **42.**  4 Kbit bằng bao nhiêu bit? | c. 8000 | d. 8192 |
| a. 4 b. 1000  **43.**  4 Mbit bằng bao nhiêu bit? | c. 4000 | d. 4096\* |
| a. 4 b. 4000000  **44.**  1 Kbyte bằng bao nhiêu bit? | c. 4194304\* | d. 16777216 |
| a. 8000 b. 1024  **45.**  2 Kbyte bằng bao nhiêu byte? | c. 1000 | d. 8192\* |
| a. 2000 b. 2048\* | c. 2 d. 1024 | |

**46.**  Để diễn tả số thập phân 999 thì số bit của số nhị phân ít hơn số bit của số BCD là bao nhiêu bit?

a. 9 b. 4 c. 2\* d.3

**47.**  Các số nhị phân sau số nào không phải là số BCD:

a. 1001 0011 b. 1011 0101\* c. 0101 0111 d. 0011 1001

**48.**  Số bù hai của một số nhị phân:

a. Là chính số nhị phân đó b. Số bù 1 cộng thêm 1\*

c. Đổi bit 0 thành 1 một thành 0 của số bù 1 d. Bù của số bù 1 **49.**  11011B + 11101B bằng bao nhiêu ?

a. 101000B b. 110110B c. 111000B\* d. 111010 B

**50.**  110110 B - 11101 B bằng bao nhiêu ?

a. 11001B\* b. 10101B c. 11011B d. 10011B

**CHƯƠNG 2 : ĐẠI SỐ BOOLE VÀ CỔNG LOGIC**

1. Với mọi phần tử x thuộc tập hợp B =0,1, tồn tại phần tử bù *~~x~~* sao cho:

a. x + *~~x~~* = 1\* b. x + *~~x~~* = 0 c. x + *~~x~~* = x d. x + *~~x~~* = *~~x~~*

1. Với mọi phần tử x thuộc tập hợp B =0,1, tồn tại phần tử bù *~~x~~* sao cho:

a. x. *~~x~~* = 1 b. x. *~~x~~* = 0\* c. x. *~~x~~* = *~~x~~* d. x. *~~x~~* = x

**53.** Với mọi phần tử x thuộc tập hợp B =0,1, tồn tại các hằng số 0 và 1 sao cho:

a. x + 0 = 0 ; x.1 = 1 b. x + 0 = x ; x.1 = 1

c. x + 0 = x ; x.1 = x\* d. x + 0 = 0 ; x.1 = x

**54.** Với mọi phần tử x thuộc tập hợp B =0,1, tồn tại các hằng số 0 và 1 sao cho:

a. x + 1 = x ; x.0 = x b. x + 1 = 1 ; x.0 = x

c. x + 1 = x ; x.0 = 0 d. x + 1 = 1 ; x.0 = 0\*

**55.** Với mọi phần tử x thuộc tập hợp B =0,1, ta có:

a. x + x = x\* b. x + x = 2x c. x + x = 0 d. x + x = 1

**56.** Với mọi phần tử x thuộc tập hợp B =0,1, ta có:

a. x.x = x2 b. x.x = x\* c. x.x = 0 d. x.x = 1

**57.** Với mọi phần tử X thuộc tập hợp B =0,1, ta có:

a. *X* = 0 b. *X* = 1 c. *X* = X\* d. *X* = *X*

**58.** Với mọi phần tử x và y thuộc tập hợp B =0,1, ta có:

a. *x* *y* = *~~x~~* + *~~y~~* b. *x* *y* = x + y c. *x* *y* = x.y d. *x* *y* = *~~x~~*.*~~y~~* \*

**59.** Với mọi phần tử x và y thuộc tập hợp B =0,1, ta có:

a. *x*.*y* = *~~x~~* + *~~y~~* \* b. *x*.*y* = x+y c. *x*.*y* = x.y d. *x*.*y* = *~~x~~* . *~~y~~*

**60.** Với mọi phần tử x, y và z thuộc tập hợp B =0,1, ta có:

a. *x* *y* *z* = x.y.z b. *x* *y* *z* = *~~x~~* . *~~y~~* . *~~z~~* \*

c. *x* *y* *z* = *~~x~~* + *~~y~~* + *~~z~~* d. *x* *y* *z* = x + y + z

**61.** Với mọi phần tử x, y và z thuộc tập hợp B =0,1, ta có:

a. *x*.*y*.*z* = *~~x~~* . *~~y~~* . *~~z~~* b. *x*.*y*.*z* = x.y.z

c. *x*.*y*.*z* = *~~x~~* + *~~y~~* + *~~z~~* \* d. *x*.*y*.*z* = x + y + z

**62.** Cho sơ đồ mạch logic như hình 2.1. Biểu thức đại số logic của ngõ ra Y là:

a. Y = A.B\* b. Y = A+B c. Y = *A*.*B* d. Y = *A**B*

**A**

**Y B**

### HÌNH 2.1

**63.** Cho sơ đồ mạch logic như hình 2.2. Biểu thức đại số của Y là:

a. Y = A.B b. Y = A+B\* d. Y = *A**B*

**A**

**Y B**

c. Y =

*B*

*A*

.

### HÌNH 2.2

**64.** Cho sơ đồ mạch logic như hình 2.3. Biểu thức đại số của Y là:

a. Y = A.B b. Y = A+B c. Y = *A*.*B*\* d. Y = *A**B*

**A**

**Y B**

### HÌNH 2.3

**65.**Cho sơ đồ mạch logic như hình 2.4. Biểu thức đại số của Y là:

a. Y = A.B b. Y = A+B d. Y = *A**B*\*

**A**

**Y B**

c. Y =

*B*

*A*

.

### HÌNH 2.4

**66.** Cho sơ đồ mạch logic như hình 2.5. Biểu thức đại số của Y là:

a. Y = A. *B* + *A*.B\* b. Y = A.B + *A*.*B* c. Y = A + B d. Y = *A**B*

**A**

**B**

**Y**

### HÌNH 2.5

**67.** Cho sơ đồ mạch logic như hình 2.6. Biểu thức đại số của Y là:

a. Y = A. *B* + *A*.B b. Y = A.B + *A*.*B* \* c. Y = A + B d. Y = *A**B*

**A**

**B**

**Y**

|  |  |
| --- | --- |
| **HÌNH 2.6**    **68.** Cho sơ đồ mạch logic như hình 2.7. Biểu thức đại số của Y là: |  |
| a. Y = A.B.C\* b. Y = A + B + C c. Y = *A*.*B*.*C* | d. Y = *A**B**C* |

**A**

**BY**

**C**

|  |  |
| --- | --- |
| **HÌNH 2.7**    **69.** Cho sơ đồ mạch logic như hình 2.8. Biểu thức đại số của Y là: |  |
| a. Y = A.B.C b. Y = A + B + C c. Y = *A*.*B*.*C*\* | d. Y = *A**B**C* |

**A**

**BY**

**C**

|  |  |
| --- | --- |
| **HÌNH 2.8**    **70.** Cho sơ đồ mạch logic như hình 2.9. Biểu thức đại số của Y là: |  |
| a. Y = A.B.C b. Y = A + B + C\* c. Y = *A*.*B*.*C* | d. Y = *A**B**C* |

**A**

**BY**

**C**

|  |  |
| --- | --- |
| **HÌNH 2.9**    **71.** Cho sơ đồ mạch logic như hình 2.10. Biểu thức đại số của Y là: |  |
| a. Y = A.B.C b. Y = A + B + C c. Y = *A*.*B*.*C* | d. Y = *A**B**C* \* |

**A**

**BY**

**C**

### HÌNH 2.10

**72.**Cho sơ đồ mạch logic như hình 2.11. Biểu thức đại số của Y là:

a. Y = A b. Y = *A*\* d. Y = A + *A*

**A Y**

c. Y = A.

*A*

### HÌNH 2.11

**73.** Cho sơ đồ mạch logic như hình 2.12. Biểu thức đại số của Y là:

a. Y = A b. Y = A. *A* d. Y = A + *A*

**A Y**

c. Y =

*A*

\*

### HÌNH 2.12

**74.** Cho sơ đồ mạch logic như hình 2.12a. Biểu thức đại số của Y là:

1. Y = ( *B* + *A* + I0)( *B* + A + I1)(B + *A* + I2)(B + A + I3)
2. Y = *B A* I0 + *B* AI1 + B *A* I2 + BAI3\*
3. Y = *B A* I3 + *B* A I2 + B *A* I1 + BA I0
4. Tất cả đều sai

**Y**

**I**

**0**

**I**

**1**

**I**

**2**

**I**

**3**

**HÌNH**

**2**

**.**

**12**

**a**

**B A**

**75.** Cho sơ đồ mạch logic như hình 2.13. Biểu thức đại số của Y là:

a. Y = A.B\* b. Y = A+B d. Y = *A**B*

c. Y =

*B*

*A*

.

**A**

**Y B**

### HÌNH 2.13

**76.** Cho sơ đồ mạch logic như hình 2.13a. Biểu thức đại số của Y là:

a.Y = A.B b. Y = A+B c. Y = *A*.*B*\* d. Y = *A**B*

**A**

**Y B**

### HÌNH 2.13a

**77.**Cho sơ đồ mạch logic như hình 2.13b. Biểu thức đại số của Y là:

**A**

**Y B**

### HÌNH 2.13b

a.Y = A.B\* b. Y = A+B c. Y = *A*.*B* d. Y = *A**B*

**78.** Cho sơ đồ mạch logic như hình 2.13c. Biểu thức đại số của Y là:

**A**

**Y B**

### HÌNH 2.13c

a.Y = A.B b. Y = A+B c. Y = *A*.*B* d. Y = *A**B*\*

**79.** Cho sơ đồ mạch logic như hình 2.13d. Biểu thức đại số của Y là:

**A**

**Y B**

### HÌNH 2.13d

a.Y = A.B b. Y = A+B\* c. Y = *A*.*B* d. Y = *A**B*

**80.** Cho sơ đồ mạch logic như hình 2.14. Biểu thức đại số của Y là:

a. Y = A.B\* b. Y = A+B c. Y = *A*.*B* d. Y = *A**B*

**A**

**B**

**Y**

**HÌNH**

**2**

**.**

**14**

**81.** Cho sơ đồ mạch logic như hình 2.15. Biểu thức đại số của Y là:

a. Y = A.B b. Y = A+B\* d. Y = *A**B*

c. Y =

*B*

*A*

.

**A**

**Y B**

### HÌNH 2.15

**82.** Cho sơ đồ mạch logic như hình 2.16. Biểu thức đại số của Y là:

a. Y = A.B b. Y = A+B\* c. Y = *A*.*B* d. Y = *A**B*

**A**

**B**

**Y**

**HÌNH**

**2**

**.**

**16**

**83.** Cho sơ đồ mạch logic như hình 2.17. Biểu thức đại số của Y là:

a. Y = A.B.C\* b. Y = A+B+C d. Y = *A**B**C*

c. Y =

*C*

*B*

*A*

.

.

**Y**

**A**

**B**

**C**

### HÌNH 2.17

**84.** Cho sơ đồ mạch logic như hình 2.18. Biểu thức đại số của Y là:

a. Y = A.B.C b. Y = A+B+C\* d. Y = *A**B**C*

c. Y =

*C*

*B*

*A*

.

.

**Y**

**A**

**B**

**C**

|  |  |  |
| --- | --- | --- |
| **HÌNH 2.18**    **85.** Cho sơ đồ mạch logic như hình 2.19. Biểu thức đại số của Y là: |  |  |
| a. Y = A.B.C.D\* b. Y = A+B+C+D c. Y = A.B + C.D |  | d. Y = (A+B)(C+D) |

**Y**

**HÌNH**

**2**

**.**

**19**

**A**

**B**

**C**

**D**

|  |  |  |
| --- | --- | --- |
| **86.** Cho sơ đồ mạch logic như hình 2.20. Biểu thức đại số của Y là: |  |  |
| a. Y = A.B.C.D b. Y = A+B+C+D\* c. Y = A.B + C.D |  | d. Y = (A+B)(C+D) |

**Y**

**HÌNH**

**2**

**.**

**20**

**A**

**B**

**C**

**D**

|  |  |
| --- | --- |
| **87.** Cho sơ đồ mạch logic như hình 2.21. Biểu thức đại số của Y là: |  |
| a. Y = A.B.C.D b. Y = A+B+C+D c. Y = *A*.*B*.*C*.*D*\* | d. Y = *A**B**C**D* |

**Y**

**HÌNH**

**2**

**.**

**21**

**A**

**B**

**C**

**D**

**88.** Cho sơ đồ mạch logic như hình 2.22. Biểu thức đại số của Y là:

a. Y = A.B.C.D b. Y = A+B+C+D c. Y = *A*.*B*.*C*.*D* d. Y = *A**B**C**D*\*

**Y**

**HÌNH**

**2**

**.**

**22**

**A**

**B**

**C**

**D**

**89.** Cho Z= *A*.*B**C*.*D* 0 thì hàm đảo của Z là:

a. *Z* *A**B*.*C**D*.1 b. *Z* *A**B*.*C**D*.1\*

c. *Z*  *A**B*.*C**D*.1 d. *Z* *A**B*.*C**D*.0

**90.** Cho Z= *A*.*BC**C*.*D* thì hàm đảo của Z là:

a. *Z* *A**B**C*.*C**D* b. *Z* *A**B**C*.*C**D*

c. *Z*  *A**B**C*.*C**D* d. *Z**A**B**C*.*C**D*\*

**91.** Cho Z= *A**B**C**D**E* thì hàm đảo của Z là:

a. *Z*  *A*.*B*.*C*.*D*.*E* b. *Z*  *A*.*B*.*C*.*D*.*E* c *Z**A*.*B*.*C*.*D*.*E*\* d. *Z*  *A*.*B*.*C*.*DE*

**92.** Cho Z= *A*.*C**B**C**D*.*E* thì hàm đảo của Z là:

a. *Z*  *A**C*.*B*.*C*.*D**E* b. *Z**A**C*.*B*.*C*.*D**E* c *Z*  *A**C*.*B*.*C*.*D**E* d. *Z* *A**C*.*B*.*C*.*D**E*\*

**93.** Cho Z= *A**B**C**D**E* thì hàm đối ngẫu của Z là:

a. *Z*' *A*.*B*.*C*.*D*.*E* b. *Z*' *A*.*B*.*C*.*D*.*E* c *Z*'*A*.*B*.*C*.*D*.*E* d. *Z*' *AB*.*C*.*DE*\*

**94.** Cho sơ đồ mạch logic như hình 2.23. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y :

a. Ở mức cao b. Ở mức thấp\*

1. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
2. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A

**1Y**

**A**

**0**

### HÌNH 2.23

**95.** Cho sơ đồ mạch logic như hình 2.24. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y :

a. Ở mức cao b. Ở mức thấp

1. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A\*
2. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A

**1Y**

**A**

**0**

### HÌNH 2.24

**96.** Cho sơ đồ mạch logic như hình 2.25. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y :

a. Ở mức cao\* b. Ở mức thấp

1. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
2. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A

**1Y**

**A**

**0**

### HÌNH 2.25

**97.** Cho sơ đồ mạch logic như hình 2.26. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y :

a. Ở mức cao b. Ở mức thấp

1. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
2. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A\*

**1Y**

**A**

**0**

### HÌNH 2.26

**98.** Cho sơ đồ mạch logic như hình 2.27. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y :

a. Ở mức cao b. Ở mức thấp

1. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A\*
2. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A

**1Y**

**A**

**0**

### HÌNH 2.27

**99.** Cho sơ đồ mạch logic như hình 2.28. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y :

a. Ở mức cao\* b. Ở mức thấp

1. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
2. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A

**1Y**

**A**

**0**

### HÌNH 2.28

**100.** Cho sơ đồ mạch logic như hình 2.29. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y :

a. Ở mức cao b. Ở mức thấp

1. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
2. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A\*

**1Y**

**A**

**0**

### HÌNH 2.29

**101.** Cho sơ đồ mạch logic như hình 2.30. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y :

a. Ở mức cao b. Ở mức thấp\*

1. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
2. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A

**1Y**

**A**

**0**

### HÌNH 2.30

**102.** Cho sơ đồ mạch logic như hình 2.47. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y :

a. Ở mức cao b. Ở mức thấp

1. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A\*
2. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A

**A**

**Y**

**0**

### HÌNH 2.47

**103.** Cho sơ đồ mạch logic như hình 2.48. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y :

a. Ở mức cao b. Ở mức thấp

1. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
2. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A\*

**A**

**Y**

**1**

### HÌNH 2.48

**104.** Cho sơ đồ mạch logic như hình 2.49. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y :

a. Ở mức cao b. Ở mức thấp\*

1. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
2. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A

**A**

**Y**

### HÌNH 2.49

**105.** Cho sơ đồ mạch logic như hình 2.50. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y :

a. Ở mức cao b. Ở mức thấp

1. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
2. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A\*

**A**

**Y**

**0**

### HÌNH 2.50

**106.**  Cho sơ đồ mạch logic như hình 2.51. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y :

a. Ở mức cao b. Ở mức thấp

1. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A\*
2. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A

**A**

**Y**

**1**

### HÌNH 2.51

**107.**  Cho sơ đồ mạch logic như hình 2.52. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y :

a. Ở mức cao\* b. Ở mức thấp

1. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
2. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A

**A**

**Y**

### HÌNH 2.52

**108.** Cho sơ đồ mạch logic như hình 2.31. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y :

a. Ở mức cao b. Ở mức thấp

1. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
2. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A\*

**A Y**

### HÌNH 2.31

**109.** Cho sơ đồ mạch logic như hình 2.32. Nếu tín hiệu đưa vào A là xung vuông có tần số 1 Hz thì ngõ ra Y :

a. Ở mức cao b. Ở mức thấp

1. Có tín hiệu xung vuông tần số 1 Hz, cùng pha với tín hiệu tại A
2. Có tín hiệu xung vuông tần số 1 Hz, ngược pha với tín hiệu tại A\*

**A Y**

### HÌNH 2.32

**110.** Cho sơ đồ mạch logic như hình 2.33. Nếu tín hiệu đưa vào A và B lần lượt là xung vuông có tần số 500 Hz và 0,5 Hz thì ngõ ra Y :

1. Có tín hiệu xung vuông tần số 0,5 Hz
2. Có tín hiệu xung vuông tần số 500 Hz
3. Có tín hiệu xung vuông tần số 25 Hz
4. Luân phiên có tín hiệu xung vuông tần số 500Hz trong 1s sau đó ở mức thấp trong 1s.\*

**A**

**Y B**

### HÌNH 2.33

**111.** Cho mạch logic như hình 2.34. Ngõ ra Y = A khi:

**b1**

**2**

**.**

**34**

**A**

**b**

**2**

**b**

**3**

|  |  |
| --- | --- |
| a. = 010 b. b1b2b3 = 011 c. b1b2b3 = 100\*  **112.** Cho mạch logic như hình 2.34a. Ngõ ra Y = A khi: | d. b1b2b3 = 101 |

|  |  |
| --- | --- |
|  |  |
| a. b1b2b3 = 010 b. b1b2b3 = 011\* c. b1b2b3 = 100 **113.** Cho mạch logic như hình 2.44. Ngõ ra Y = A khi: | d. b1b2b3 = 110 |

**b1**

**HÌNH**

**2**

**.**

**34**

**a**

**A**

**b**

**2**

**b**

**3**

**Y**

|  |  |
| --- | --- |
|  |  |
| a. b1b2b3 = 010 b. b1b2b3 = 011\* c. b1b2b3 = 100 **114.** Cho mạch logic như hình 2.45. Ngõ ra Y = A khi: | d. b1b2b3 = 110 |

**b1**

**HÌNH**

**2**

**.**

**44**

**A**

**b**

**2**

**b**

**3**

**Y**

|  |  |
| --- | --- |
|  |  |
| a. b1b2b3 = 010 b. b1b2b3 = 011 c. b1b2b3 = 100\* **115.** Cho mạch logic như hình 2.46. Ngõ ra Y = A khi: | d. b1b2b3 = 110 |

**b1**

**HÌNH**

**2**

**.**

**45**

**A**

**b**

**2**

**b**

**3**

**Y**

|  |  |
| --- | --- |
|  |  |
| a. b1b2b3 = 010 b. b1b2b3 = 011 c. b1b2b3 = 100\* **116.** Cho mạch logic như hình 2.53. Ngõ ra Y = A khi: | d. b1b2b3 = 110 |

**b1**

**HÌNH**

**2**

**.**

**46**

**A**

**b**

**2**

**b**

**3**

**Y**

|  |  |
| --- | --- |
|  |  |
| a. b1b2b3 = 010 b. b1b2b3 = 011 c. b1b2b3 = 100 **117.** Cho mạch logic như hình 2.54. Ngõ ra Y = A khi: | d. b1b2b3 = 110\* |

**b1**

**HÌNH**

**2**

**.**

**53**

**A**

**b**

**2**

**b**

**3**

**Y**

**b1**

**HÌNH**

**2**

**.**

**54**

**A**

**b**

**2**

**b**

**3**

**Y**

a. b1b2b3 = 010 b. b1b2b3 = 011\* c. b1b2b3 = 100 d. b1b2b3 = 110 **118.** Cho mạch logic như hình 2.35. Ngõ ra Y = A khi:

**b2**

**2**

**.**

**35**

**A**

**b**

**1**

**b**

**3**

|  |  |
| --- | --- |
| a. = 010\* b. b1b2b3 = 011 c. b1b2b3 = 101  **119.** Cho mạch logic như hình 2.35a. Ngõ ra Y = A khi: | d. b1b2b3 = 110 |

|  |  |
| --- | --- |
|  |  |
| a. b1b2b3 = 010\* b. b1b2b3 = 011 c. b1b2b3 = 101 **120.** Cho mạch logic như hình 2.36. Ngõ ra Y = A khi: | d. b1b2b3 = 110 |

**b2**

**HÌNH**

**2**

**.**

**35**

**a**

**A**

**b**

**1**

**b**

**3**

**Y**

**b2**

**HÌNH**

**2**

**.**

**36**

**A**

**b**

**1**

**b**

**3**

**Y**

a. b1b2b3 = 010\* b. b1b2b3 = 011 c. b1b2b3 = 101 d. b1b2b3 = 110 **121.** Cho mạch logic như hình 2.37. Ngõ ra Y = A khi:

**b3**

**HÌNH**

**2**

**.**

**37**

**A**

**b**

**1**

**b**

**2**

**Y**

|  |  |
| --- | --- |
| a. b1b2b3 = 010 b. b1b2b3 = 011 c. b1b2b3 = 101 **122.** Cho mạch logic như hình 2.38. Ngõ ra Y = A khi: | d. b1b2b3 = 001\* |

|  |  |
| --- | --- |
|  |  |
| a. b1b2b3 = 010 b. b1b2b3 = 011 c. b1b2b3 = 110 **123.** Cho mạch logic như hình 2.39. Ngõ ra Y = A khi: | d. b1b2b3 = 001\* |

**b3**

**HÌNH**

**2**

**.**

**38**

**A**

**b**

**1**

**b**

**2**

**Y**

|  |  |
| --- | --- |
|  |  |
| a. b1b2b3 = 010 b. b1b2b3 = 011 c. b1b2b3 = 110\* **124.** Cho mạch logic như hình 2.40. Ngõ ra Y = A khi: | d. b1b2b3 = 001 |

**b3**

**HÌNH**

**2**

**.**

**39**

**A**

**b**

**1**

**b**

**2**

**Y**

**b3**

**HÌNH**

**2**

**.**

**40**

**A**

**b**

**1**

**b**

**2**

**Y**

a. b1b2b3 = 001 b. b1b2b3 = 011 c. b1b2b3 = 110\* d. b1b2b3 = 101 **125.** Cho mạch logic như hình 2.41. Ngõ ra Y = A khi:

**b3**

**2**

**.**

**41**

**A**

**b**

**1**

**b**

**2**

a. = 001 b. b1b2b3 = 011 c. b1b2b3 = 110\* d. b1b2b3 = 101

**126.** Cho mạch logic như hình 2.42. Ngõ ra Y = A khi:

**b3**

**HÌNH**

**2**

**.**

**42**

**A**

**b**

**1**

**b**

**2**

**Y**

a. b1b2b3 = 001 b. b1b2b3 = 011 c. b1b2b3 = 110\* d. b1b2b3 = 101 **127.** Cho mạch logic như hình 2.43. Ngõ ra Y = A khi:

**b3**

**HÌNH**

**2**

**.**

**43**

**A**

**b**

**1**

**b**

**2**

**Y**

a. b1b2b3 = 001\* b. b1b2b3 = 011 c. b1b2b3 = 110 d. b1b2b3 = 101

1. Hàm Y = f(A,B) có 4 tích chuẩn (minterm) là:
   1. m0 = *A* + *B* ; m1 = *A* + B ; m2 = A + *B* ; m3 = A + B
   2. m0 = A.B ; m1 = *A*.B ; m2 = A. *B* ; m3 = *A*.*B*
   3. m0 = *A*.*B* ; m1 = *A*.B ; m2 = A. *B* ; m3 = A.B\*
   4. m0 = A + B ; m1 = A+ *B* ; m2 = *A*+B ; m3 = *A*+*B*
2. Hàm Y = f(A,B) có 4 tổng chuẩn (maxterm) là:
   1. M0 = *A*+*B* ; M1 = *A* + B ; M2 = A + *B* ; M3 = A + B
   2. M0 = A.B ; M1 = A. *B* ; M2 = *A*.B ; M3 = *A*.*B*
   3. M0 = *A*.*B* ; M1 = *A*.B ; M2 = A. *B* ; M3 = A.B
   4. M0 = A + B ; M1 = A + *B* ; M2 = *A* + B ; M3 = *A* + *B* \*
3. Cho hàm Boole f(A,B,C,D) = (0,2,3,8,9,11,13,15) + d10 . Biểu thức đại số logic (dạng tổng các tích) gọn nhất của hàm trên là: a. f(A,B,C,D) = A.D + *B* .C + *B* .*D*\*
   1. f(A,B,C,D) = A. *B* + A.D + *B* .C + *B* .*D*
   2. f(A,B,C,D) = A.D + A. *B* + *A*.*B* .C + *A*.*B* .*D*
   3. f(A,B,C,D) = A.D + A.*B* .*C* + *A*.*B* .C + *A*.*B* . *D*
4. Cho hàm Boole f(A,B,C,D) = (0,2,8,9,10,11,13,15) + d3 . Biểu thức đại số logic (dạng tổng các tích) gọn nhất của hàm trên là: a. f(A,B,C,D) = A.D + *B* .C + *B* .*D*
   1. f(A,B,C,D) = A.D + *B* .*D*\*
   2. f(A,B,C,D) = A.D + A. *B* + *A*.*B* .C + *A*.*B* .*D*
   3. f(A,B,C,D) = A.D + A.*B* .*C* + *A*.*B* .C + *A*.*B* . *D*

1. Cho hàm Boole f(A,B,C,D) = (2,4,6,10,12,13,14,15) .d5 . Biểu thức đại số logic (dạng tích các tổng) gọn nhất của hàm trên là:
2. f(A,B,C,D) = (A+ *B* +C)(B+*C* +*D*)(*C* +*D*)
3. f(A,B,C,D) = ( *A*+*B* )(*B* +C)(*C* +D)\*
4. f(A,B,C,D) =(A+ *B* +C)(*B* +*C* )(*C* + *D*)(*C* +*D*)
5. f(A,B,C,D) = ( *A*+D)( *B* +C)(*C* +D)

**133.** Đại số Boole là một cấu trúc đại số được định nghĩa trên:

a. Tập hợp số nhị phân\* b. Tập hợp số thập phân

c. Tập hợp số thập lục phân d. Tập hợp số thực

**134.** Trên tập hợp đại số Boole, cổng AND có giá trị là 1 khi:

a. Có ít nhất 1 ngõ vào bằng 1 b. Tất cả các ngõ vào đều bằng 1\*

c. Có 1 ngõ vào bằng 1 d. Không xác định được.

**135.** Trên tập hợp đại số Boole, cổng OR có giá trị là 1 khi:

a. Có 1 ngõ vàobằng 1 b. Có 1 ngõ vàobằng 0

c. Có ít nhất 1 ngõ vào bằng 1\* d. Tất cả các ngõ vào đều bằng 1 **136.** Trên tập hợp đại số Boole, cổng NAND có giá trị là 1 khi:

a. Có ít nhất 1 ngõ vào bằng 0\* b. Có ít nhất 1 ngõ vào bằng 1

c. Có 1 ngõ vào bằng 1 d. Có 1 ngõ vào bằng 0

**137.** Trên tập hợp đại số Boole, cổng NOR có giá trị là 1 khi:

a. Có 1 ngõ vào bằng 1 b. Có 1 ngõ vàobằng 0

c. Có ít nhất 1 ngõ vào bằng 1 d. Tất cả các ngõ vào đều bằng 0\* **138.** Biểu thức cổng XOR (EXOR) có 2 ngõ vào a, b:

a. ab + ab b. ab + ab c. ab + ab\* d. ab + ab

**139.** Biểu thức cổng XNOR (EXNOR) có 2 ngõ vào a, b:

a. ab + ab b. ab + ab c. ab + ab d. ab + ab\*

**140.** Trên tập hợp đại số Boole, giá trị ngõ ra cổng XOR(EXOR) có 2 ngõ vào a, b là 1 khi:

a. a = 0, b tùy ý b. a = 1, b tùy ý

c. a = b d. a  b\*

**141.** Trên tập hợp đại số Boole, giá trị ngõ ra cổng XNOR (EXNOR) có 2 ngõ vào a, b là 1 khi:

a. a = 0, b tùy ý b. a = 1, b tùy ý

c. a = b\* d. a  b

**142.** Cho một ngõ vào x thuộc tập hợp đại số Boole, phép toán (x + x) có giá trị là:

a. x\* b. 2x c. 0 d. 1

**143.** Cho một ngõ vào x thuộc tập hợp đại số Boole, phép toán (x.x) có giá trị là:

a. x2 b. x\* c. 1 d. 0

**144.** ~~x~~ là ngõ vào bù của x thuộc tập hợp đại số Boole thỏa:

a. x  ~~x~~ 1; x.~~x~~  0\* b. x  ~~x~~  0; x.~~x~~ 1

c. x  ~~x~~ 1; x.~~x~~ 1 d. x ~~x~~  0; x.~~x~~  0

**145.** Cho một ngõ vào x thuộc tập hợp đại số Boole, phép toán (x + 1) có giá trị là:

a. x b.1\* c. 0 d. Không xác định được.

**146.** Cho a, b là 2 ngõ vào thuộc tập hợp đại số Boole, chọn câu đúng:

a. a  b  ~~a~~  b b. a  b  a.b

c. a  b  ~~a~~.b \* d. a b ab

**147.** Cho a, b là 2 ngõ vào thuộc tập hợp đại số Boole, chọn câu đúng:

a. a.b  ~~a~~  b \* b. a.b  ~~a~~.b

c. a.b  a  b d. ab a b

**148.** Cho x, y, z là 3 ngõ vào thuộc tập hợp đại số Boole, phép toán (x + y.z) có giá trị bằng:

a. x.(y + z) b. (x+y).(x+z)\*

c. y + x.z d. (x+y).z

**149.** Giá trị của phép toán đại số Boole (x + x.y) bằng:

a. x + y b. x.y

c. x\* d. y

**150.** Giá trị của phép toán đại số Boole x(x + y) bằng:

a. x2 + x.y b. x + y

c. x.y d. x\*

**151.** Giá trị của phép toán đại số Boole x  ~~x~~.y bằng:

a. x + y\* b. x  ~~x~~

c. x d. ~~x~~.y

**152.** Biểu thức cổng NAND 2 ngõ vào A, B:

a. C  A.B b. C A.B

c. C  A.B\* d. C A.B

**153.** Biểu thức cổng NOR 2 ngõ vào A, B:

a. C  A  B b. C  A  B\*

c. C A B d. C A B

**154.** Giá trị hàm Boole F được tạo bởi các biến nhị phân, các phép toán AND, OR, NOT, dấu =, dấu

() là:

a. Một số nguyên b. 0 hoặc 1\*

c. Một số thực d. Nằm trong khoảng (0, 1)

**155.** Biểu thức rút gọn của hàm Boole F = ABC + A C:

a. F = AB + C b. F = AB + A

c. F = BC + A C\* d.F  BCA

**156.** Biểu thức rút gọn của F = ABC + ABC + A :

a. F = A + C\* b. F = B + A

c. F = A + B d. F = A + C

**157.** Biểu thức rút gọn của F = A BC + A BC + ABC:

a. F = A B + AB b. F = BC + A B

c. F = A C + BC\* d. F = A C + ABC

**158.** Biểu thức rút gọn của F = (A B)(A B):

a. F = A\* b. F = A + B c. F = A + B d. F = B

**159.** Dạng chuẩn 1 là:

1. Dạng tích của các tổng chuẩn làm cho hàm F = 1
2. Dạng tổng của các tích chuẩn làm cho hàm F = 1\*
3. Dạng tổng của các tích chuẩn làm cho hàm F = 0
4. Dạng tích của các tổng chuẩn làm cho hàm F = 0 **160.** Dạng chuẩn 2 là:
5. Dạng tổng của các tích chuẩn làm cho hàm F = 1
6. Dạng tích của các tổng chuẩn làm cho hàm F = 1
7. Dạng tích của các tổng chuẩn làm cho hàm F = 0\*
8. Dạng tổng của các tích chuẩn làm cho hàm F = 0

**161.** Trên bìa Karnaugh n biến, số ô kề cận nhau tối đa mà ta có thể liên kết là:

a. n b. 2n c. 2n \* d. (n – 1)

**162.** Khi liên kết 2n ô kề cận nhau trên bìa Karnaugh, số biến được loại đi là:

a. 1 biến b. 2 biến

c. (n – 1) biến d. n biến\*

**163.** Đơn giản hàm Boole F(A,B,C,D) = (2,6,7,8,9,10,11,13,14,15) sau dùng bìa Karnaugh 4 biến được:

a. F  ABAD BCCD\* b. F =ABCDABD BCD

c. F  ABCDACDBCD d. F  ABCDABD ABC

1. Đơn giản hàm Boole F(A,B,C,D) = (0,1,2,3,4,6,8,9,10,11,12,14) sau dùng bìa Karnaugh 4 biến được:

|  |  |
| --- | --- |
| a. F  BD | b. F  B.D |
| c. F B.D\* | d. F BD |

**CHƯƠNG 3 : HỆ TỔ HỢP**

1. Mạch tổ hợp có 3 ngõ vào là A, B, C và 1 ngõ ra là y. Biết ngõ ra bằng 1 nếu các biến vào có các bit 1 nhiều hơn bit 0 và ngõ ra bằng 0 trong các trường hợp còn lại. Biểu thức đại số logic (dạng tổng các tích) gọn nhất của hàm ra là:
   1. y = AB + AC + BC\* b. y = A *B* + A*C* + B*C*

c. y = *A* B + *A* C + *B* C d. y = *A B* + *A C* + *B C*

1. Mạch tổ hợp có 3 ngõ vào là A, B, C và 1 ngõ ra là y. Biết ngõ ra có mức điện thế cao (logic 1) nếu các ngõ vào có mức điện thế cao nhiều hơn các ngõ vào có mức điện thế thấp (logic 0) và ngõ ra có mức điện thế thấp trong các trường hợp còn lại. Biểu thức đại số logic (dạng tích các tổng) gọn nhất của ngõ ra là:
   1. y = (A+ *B* )(A+*C* )(B+*C* ) b. y = (A+B)(A+C)(B+C)\*

c. y = ( *A* +B)( *A* +C)( *B* +C) d. y = ( *A* +*B* )( *A* +*C* )(*B* +*C* )

1. Mạch tổ hợp có 3 ngõ vào là A, B, C và 1 ngõ ra là y. Ngõ ra bằng 1 nếu giá trị thập phân tương đương của ngõ vào nhỏ hơn 3 (với A là MSB và C là LSB), ngõ ra bằng 0 trong các trường hợp còn lại. Biểu thức đại số logic (dạng tổng các tích) gọn nhất của hàm ra là:
   1. y = *A B* + *B C* b. y = *A C* + *B C*

c. y = *A B* + *A C* \* d. y = AB + AC

1. Mạch tổ hợp có 3 ngõ vào là A, B, C và 1 ngõ ra là y. Ngõ ra bằng 1 nếu giá trị thập phân tương đương của ngõ vào nhỏ hơn 3 (với A là MSB và C là LSB), ngõ ra bằng 0 trong các trường hợp còn lại. Biểu thức đại số logic (dạng tích các tổng) gọn nhất của hàm ra là:
   1. y = A( *B* +*C* ) b. y = *A* (B+C) c. y = A(B+C) d. y = *A* (*B* +*C* )\*
2. Mạch tổ hợp có 4 ngõ vào là A, B, C, D và 1 ngõ ra là y. Ngõ ra bằng 1 nếu giá trị thập phân tương đương của ngõ vào nhỏ hơn 10 (với A là MSB và D là LSB), ngõ ra bằng 0 trong các trường hợp còn lại. Biểu thức đại số logic (dạng tổng các tích) gọn nhất của hàm ra là:
   1. y = *A* + *B C* \* b. y = *A* + A*B C* c. y = *A B* + *A* B + *B C* d. y = A + BC
3. Mạch tổ hợp có 4 ngõ vào là A, B, C, D và 1 ngõ ra là y. Ngõ ra bằng 1 nếu giá trị thập phân tương đương của ngõ vào nhỏ hơn 10 (với A là MSB và D là LSB), ngõ ra bằng 0 trong các trường hợp còn lại. Biểu thức đại số logic (dạng tích các tổng) gọn nhất của hàm ra là:
   1. y = (A+B)(A+C) b. y = ( *A* +*B* )( *A* +*C* )\*

c. y = ( *A* +*B* )( *A* +B+*C* ) d. y = ( *A* +*B* +C)( *A* +*C* )

1. Mạch cộng nhị phân bán phần HA thực hiện phép cộng 2 số hạng một bit cho kết quả là tổng và số nhớ. Gọi A, B là hai ngõ vào và S, C là hai ngõ ra (S là tổng, C là số nhớ). Biểu thức đại số logic (dạng tổng các tích) gọn nhất của các ngõ ra S là:
   1. S = *A* B b. S = A *B* c. S = A *B* + *A* B\* d. S = AB + *A B*
2. Mạch cộng nhị phân bán phần HA thực hiện phép cộng 2 số hạng một bit cho kết quả là tổng và số nhớ. Gọi A, B là hai ngõ vào và S, C là hai ngõ ra (S là tổng, C là số nhớ). Biểu thức đại số logic (dạng tổng các tích) gọn nhất của ngõ ra C là:
   1. C = A *B* b. C = *A* B c. C = *AB* d. C = AB\*
3. Cho mạch hợp kênh 4 – 1 như hình 3.1, trong đó I0 – I3 là 4 kênh tín hiệu vào (data inputs), B và A là 2 ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra (data output). Để Y kết nối với I2 phải điều khiển như sau:
   1. G=0 ; BA=10\* b. G=1 ; BA=10

c. G=0 ; BA=01 d. G=1 ; BA=01

**Y**

**I**

**3**

**I**

**2**

**I**

**1**

**I**

**0**

**B**

**MUX**

**4**

**–**

**1**

**HÌNH**

**3**

**.**

**1**

**G**

**A**

1. Cho mạch hợp kênh 4 – 1 như hình 3.1, trong đó I0 – I3 là 4 kênh tín hiệu vào (data inputs), B và A là 2 ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra (data output). Để Y kết nối với I1 phải điều khiển như sau:
   1. G=0 ; BA=10 b. G=1 ; BA=10

c. G=0 ; BA=01\* d. G=1 ; BA=01

1. Cho mạch hợp kênh 4 – 1 như hình 3.1, trong đó I0 – I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra (data output). Nếu điều khiển G=1 ; BA=11 thì :
   1. Ngõ ra Y kết nối với ngõ vào I0 b. Ngõ ra Y kết nối với ngõ vào I1

c. Ngõ ra Y kết nối với ngõ vào I3 d. MUX không hoạt động và ngõ ra Y ở mức thấp\*

1. Cho mạch hợp kênh 4 – 1 như hình 3.1, trong đó I0 – I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra (data output). Nếu điều khiển G=1 ; BA=00 thì :
   1. Ngõ ra Y kết nối với ngõ vào I0 b. Ngõ ra Y kết nối với ngõ vào I1

c. Ngõ ra Y kết nối với ngõ vào I3 d. MUX không hoạt động và ngõ ra Y ở mức thấp\*

1. Cho mạch hợp kênh 4 – 1 như hình 3.1, trong đó I0 – I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra (data output). Nếu điều khiển G=0 ; BA=01 thì :
   1. Ngõ ra Y kết nối với ngõ vào I0 b. Ngõ ra Y kết nối với ngõ vào I1\*

c. Ngõ ra Y kết nối với ngõ vào I3 d. MUX không hoạt động và ngõ ra Y ở mức thấp

1. Cho mạch hợp kênh 4 – 1 như hình 3.1, trong đó I0 – I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra (data output). Nếu điều khiển G=0 ; BA=11 thì :
   1. Ngõ ra Y kết nối với ngõ vào I0 b. Ngõ ra Y kết nối với ngõ vào I1

c. Ngõ ra Y kết nối với ngõ vào I3\* d. MUX không hoạt động và ngõ ra Y ở mức thấp

1. Cho mạch hợp kênh 4 – 1 như hình 3.1, trong đó I0 – I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra (data output). Nếu điều khiển G=1 ; BA=00 thì :
   1. Ngõ ra Y kết nối với ngõ vào I0 b. Ngõ ra Y kết nối với ngõ vào I1

c. Ngõ ra Y kết nối với ngõ vào I3 d. MUX không hoạt động và ngõ ra Y ở mức thấp\*

1. Cho mạch hợp kênh 4 – 1 như hình 3.1, trong đó I0 – I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra (data output). Biểu thức đại số logic của ngõ ra Y là :
   1. Y = G( I0 *B A* +I1 *B* A + I2B *A* + I3BA ) b. Y = G( I0BA +I1 *B* A + I2B *A* + +I3*B A* )

c. Y = *G* ( I0BA +I1 *B* A + I2B *A* + +I3*B A* ) d. Y = *G* ( I0*B A* +I1*B* A + I2B *A* + I3BA )\* **181.** Cho mạch hợp kênh 4 – 1 như hình 3.2, trong đó I0 – I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input),

Y là ngõ ra. Để Y kết nối với I1 phải điều khiển như sau:

a. G=0 ; BA=10 b. G=1 ; BA=10 c. G=0 ; BA=01 d. G=1 ; BA=01\*

**Y**

**I**

**3**

**I**

**2**

**I**

**1**

**I**

**0**

**B**

**MUX**

**4**

**–**

**1**

**HÌNH**

**3**

**.**

**2**

**G**

**A**

1. Cho mạch hợp kênh 4 – 1 như hình 3.2, trong đó I0 – I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra. Để Y kết nối với I2 phải điều khiển như sau:
   1. G=0 ; BA=10 b. G=1 ; BA=10\* c. G=0 ; BA=01 d. G=1 ; BA=01
2. Cho mạch hợp kênh 4 – 1 như hình 3.2, trong đó I0 – I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra. Nếu điều khiển G=0 ; BA=00 thì :
   1. Ngõ ra Y kết nối với ngõ vào I0 b. Ngõ ra Y kết nối với ngõ vào I1

c. Ngõ ra Y kết nối với ngõ vào I3 d. Mux không hoạt động và Y=0\*

1. Cho mạch hợp kênh 4 – 1 như hình 3.2, trong đó I0 – I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra. Nếu điều khiển G=0 ; BA=01 thì :
   1. Ngõ ra Y kết nối với ngõ vào I0 b. Ngõ ra Y kết nối với ngõ vào I1

c. Ngõ ra Y kết nối với ngõ vào I3 d. Mux không hoạt động và Y=0\*

1. Cho mạch hợp kênh 4 – 1 như hình 3.2, trong đó I0 – I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra. Nếu điều khiển G=0 ; BA=10 thì :
   1. Ngõ ra Y kết nối với ngõ vào I0 b. Ngõ ra Y kết nối với ngõ vào I1

c. Ngõ ra Y kết nối với ngõ vào I3 d. Mux không hoạt động và Y=0\*

1. Cho mạch hợp kênh 4 – 1 như hình 3.2, trong đó I0 – I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra. Nếu điều khiển G=1 ; BA=11 thì :
   1. Ngõ ra Y kết nối với ngõ vào I0 b. Ngõ ra Y kết nối với ngõ vào I1

c. Ngõ ra Y kết nối với ngõ vào I3\* d. Mux không hoạt động và Y=0

1. Cho mạch hợp kênh 4 – 1 như hình 3.2, trong đó I0 – I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra. Nếu điều khiển G=1 ; BA=00 thì :
   1. Ngõ ra Y kết nối với ngõ vào I0\* b. Ngõ ra Y kết nối với ngõ vào I1

c. Ngõ ra Y kết nối với ngõ vào I3 d. Mux không hoạt động và Y=0

1. Cho mạch hợp kênh 4 – 1 như hình 3.2, trong đó I0 – I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra. Nếu điều khiển G=1 ; BA=01 thì :
   1. Ngõ ra Y kết nối với ngõ vào I0 b. Ngõ ra Y kết nối với ngõ vào I1\*

c. Ngõ ra Y kết nối với ngõ vào I3 d. Mux không hoạt động và Y=0

1. Cho mạch hợp kênh 4 – 1 như hình 3.2, trong đó I0 – I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra. Nếu điều khiển G=0 ; BA=11 thì :
   1. Ngõ ra Y kết nối với ngõ vào I0 b. Ngõ ra Y kết nối với ngõ vào I1

c. Ngõ ra Y kết nối với ngõ vào I3 d. Mux không hoạt động và Y=0\*

1. Cho mạch hợp kênh 4 – 1 như hình 3.2, trong đó I0 – I3 là 4 kênh tín hiệu vào (data inputs), B và A là các ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra. Biểu thức đại số logic của ngõ ra Y là :
   1. y = G( I0 *B A* +I1 *B* A + I2B *A* + I3BA )\* b. y = G( I0BA +I1 *B* A + I2B *A* + I3*B A* )

c. y = *G* ( I0BA +I1 *B* A + I2B *A* + I3 *B A* ) d. y = *G* ( I0*B A* +I1*B* A + I2B *A* + I3BA ) **191.** Hàm G=f(x,y,z) được thực hiện bằng bộ hợp kênh 8 – 1 như hình 3.3, trong đó D0 – D7 là 8 kênh tín hiệu vào (data inputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra (data output). Biểu thức đại số logic của hàm G=f(x,y,z) là :

a. G= (1,3,6,7) \* b. G= (0,2,4,5) c. G=(1,3,6,7) d. G=(0,1,3,6,7)

**Y**

**D**

**0**

**MUX**

**8**

**–**

**1**

**HÌNH**

**3**

**.**

**3**

**G**

**=**

**f**

**(**

**x**

**,**

**y**

**,**

**z**

**)**

**D**

**1**

**D**

**2**

**D**

**3**

**D**

**4**

**D**

**5**

**D**

**6**

**D**

**7**

**A**

**B**

**C**

**G**

**z**

**y**

**x**

**+**

**V**

**CC**

1. Hàm G=f(x,y,z) được thực hiện bằng bộ hợp kênh 8 – 1 như hình 3.3, trong đó D0 – D7 là 8 kênh tín hiệu vào (data inputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra (data output). Biểu thức đại số logic của hàm G=f(x,y,z) là :

a. G= (0,1,3,6,7) b. G= (0,2,4,5) c. G=(0,2,4,5)\* d. G=(1,3,6,7)

1. Hàm G=f(x,y,z) được thực hiện bằng bộ hợp kênh 8 – 1 như hình 3.3, trong đó D0 – D7 là 8 kênh tín hiệu vào (data inputs), CBA là 3 ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra (data output). Biểu thức đại số logic của hàm G=f(x,y,z) là

:

a. G=f(x,y,z) = *~~x y z~~* + *~~x~~* y *~~z~~* + x *~~y z~~* +x *~~y~~* z b. G=f(x,y,z) = *~~x y~~* z+ *~~x~~* yz+ xy*~~z~~* + xyz\*

* 1. G=f(x,y,z) = xy *~~z~~* + x *~~y z~~* + *~~x y~~* z + *~~x y z~~* d. G=f(x,y,z) = xyz +x *~~y~~* z + *~~x~~* yz + *~~x~~* y *~~z~~*

1. Hàm G=f(x,y,z) được thực hiện bằng bộ hợp kênh 8 – 1 như hình 3.3, trong đó D0 – D7 là 8 kênh tín hiệu vào (data inputs), CBA là 3 ngõ vào điều khiển (select inputs) với A là LSB, G là ngõ vào cho phép (enable input), Y là ngõ ra (data output). Biểu thức đại số logic của hàm G=f(x,y,z) là

:

* 1. G=f(x,y,z) = ( *~~x~~* + *~~y~~* + *~~z~~* )( *~~x~~* +y+ *~~z~~* )(x+ *~~y~~* + *~~z~~* )(x+ *~~y~~* +z)
  2. G=f(x,y,z) = ( *~~x~~* + *~~y~~* +z)( *~~x~~* +y+z)(x+y+ *~~z~~* )(x+y+z)
  3. G=f(x,y,z) = (x+y+ *~~z~~* )(x+ *~~y~~* + *~~z~~* )( *~~x~~* + *~~y~~* +z)( *~~x~~* + *~~y~~* + *~~z~~* )
  4. G=f(x,y,z) = (x+y+z)(x+ *~~y~~* +z)( *~~x~~* +y+z)( *~~x~~* +y+ *~~z~~* )\*

1. Cho mạch phân kênh 1 – 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y6 phải điều khiển như sau:

a. E=0 ; CBA=110\* b. E=0 ; CBA=011

* 1. E=1 ; CBA=110 d. E=1 ; CBA=011

**Y**

**0**

**DEMUX**

**1**

**–**

**8**

**HÌNH**

**3**

**.**

**4**

**Z**

**A**

**B**

**C**

**E**

**Y**

**1**

**Y**

**2**

**Y**

**3**

**Y**

**4**

**Y**

**5**

**Y**

**6**

**Y**

**7**

1. Cho mạch phân kênh 1 – 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y3 phải điều khiển như sau:

a. E=0 ; CBA=110 b. E=0 ; CBA=011\*

* 1. E=1 ; CBA=110 d. E=1 ; CBA=011

1. Cho mạch phân kênh 1 – 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y0 phải điều khiển như sau:

a. E=0 ; CBA=000\* b. E=0 ; CBA=110

* 1. E=1 ; CBA=001 d. E=1 ; CBA=111

1. Cho mạch phân kênh 1 – 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y1 phải điều khiển như sau:

a. E=0 ; CBA=110 b. E=0 ; CBA=001\*

* 1. E=1 ; CBA=110 d. E=1 ; CBA=011

1. Cho mạch phân kênh 1 – 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y5 phải điều khiển như sau:

a. E=0 ; CBA=101\* b. E=0 ; CBA=010

* 1. E=1 ; CBA=110 d. E=1 ; CBA=011

1. Cho mạch phân kênh 1 – 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y2 phải điều khiển như sau:

a. E=0 ; CBA=101 b. E=0 ; CBA=010\*

* 1. E=1 ; CBA=110 d. E=1 ; CBA=011

1. Cho mạch phân kênh 1 – 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y4 phải điều khiển như sau:

a. E=0 ; CBA=110 b. E=0 ; CBA=100\*

* 1. E=1 ; CBA=110 d. E=1 ; CBA=011

1. Cho mạch phân kênh 1 – 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=0, CBA=001 thì

a. Ngõ vào Z kết nối với Y1\* b. Ngõ vào Z kết nối với Y3

* 1. Mạch không hoạt động các ngõ ra bằng 1 d. Mạch không hoạt động các ngõ ra bằng 0

1. Cho mạch phân kênh 1 – 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=1, CBA=001 thì

a. Ngõ vào Z kết nối với Y1 b. Ngõ vào Z kết nối với Y3

* 1. Mạch không hoạt động các ngõ ra bằng 1 d. Mạch không hoạt động, các ngõ ra bằng 0\*

1. Cho mạch phân kênh 1 – 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=0, CBA=110 thì ngõ vào Z kết nối với a. Ngõ vào Z kết nối với Y3 b. Ngõ vào Z kết nối với Y6\*
   1. Mạch không hoạt động các ngõ ra bằng 1 d. Mạch không hoạt động, các ngõ ra bằng 0
2. Cho mạch phân kênh 1 – 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=1, CBA=110 thì

a. Ngõ vào Z kết nối với Y3 b. Ngõ vào Z kết nối với Y6

* 1. Mạch không hoạt động các ngõ ra bằng 1 d. Mạch không hoạt động, các ngõ ra bằng 0\*

1. Cho mạch phân kênh 1 – 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=0, CBA=101 thì

a. Ngõ vào Z kết nối với Y1 b. Ngõ vào Z kết nối với Y5\*

* 1. Mạch không hoạt động các ngõ ra bằng 1 d. Mạch không hoạt động, các ngõ ra bằng 0

1. Cho mạch phân kênh 1 – 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=1, CBA=011 thì

a. Ngõ vào Z kết nối với Y3 b. Ngõ vào Z kết nối với Y6

* 1. Mạch không hoạt động các ngõ ra bằng 1 d. Mạch không hoạt động, các ngõ ra bằng 0\*

1. Cho mạch phân kênh 1 – 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=0, CBA=100 thì

a. Ngõ vào Z kết nối với Y1 b. Ngõ vào Z kết nối với Y4\*

* 1. Mạch không hoạt động các ngõ ra bằng 1 d. Mạch không hoạt động, các ngõ ra bằng 0

1. Cho mạch phân kênh 1 – 8 như hình 3.4, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=1, CBA=100 thì a. Ngõ vào Z kết nối với Y1
   1. Ngõ vào Z kết nối với Y6
   2. Ngõ vào Z kết nối với Y4
   3. DEMUX không hoạt động và các ngõ ra Y0 – Y7 ở mức thấp.\*
2. Cho mạch phân kênh 1 – 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y3 phải điều khiển như sau:

a. E=0 ; CBA=110 b. E=0 ; CBA=011

* 1. E=1 ; CBA=110 d. E=1 ; CBA=011\*

1. Cho mạch phân kênh 1 – 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y6 phải điều khiển như sau:

a. E=0 ; CBA=110 b. E=0 ; CBA=011

* 1. E=1 ; CBA=110\* d. E=1 ; CBA=011

1. Cho mạch phân kênh 1 – 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y2 phải điều khiển như sau:

a. E=0 ; CBA=010 b. E=0 ; CBA=101

* 1. E=1 ; CBA=010\* d. E=1 ; CBA=101

1. Cho mạch phân kênh 1 – 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y1 phải điều khiển như sau:

a. E=0 ; CBA=001 b. E=0 ; CBA=100

* 1. E=1 ; CBA=001\* d. E=1 ; CBA=100

1. Cho mạch phân kênh 1 – 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Để Z kết nối với Y4 phải điều khiển như sau:

a. E=0 ; CBA=001 b. E=0 ; CBA=100

* 1. E=1 ; CBA=001 d. E=1 ; CBA=100\*

1. Cho mạch phân kênh 1 – 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=1, CBA=100 thì Ngõ vào Z kết nối với a. Ngõ vào Z kết nối với Y1 b. Ngõ vào Z kết nối với Y4\*
   1. Mạch không hoạt động, ngõ ra bằng 0 d. Mạch không hoạt động, ngõ ra bằng 1

**Y**

**0**

**DEMUX**

**1**

**–**

**8**

**HÌNH**

**3**

**.**

**5**

**Z**

**A**

**B**

**C**

**E**

**Y**

**1**

**Y**

**2**

**Y**

**3**

**Y**

**4**

**Y**

**5**

**Y**

**6**

**Y**

**7**

1. Cho mạch phân kênh 1 – 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=0, CBA=100 thì Ngõ vào Z kết nối với a. Ngõ vào Z kết nối với Y1 b. Ngõ vào Z kết nối với Y4
   1. Mạch không hoạt động, ngõ ra bằng 0\* d. Mạch không hoạt động, ngõ ra bằng 1
2. Cho mạch phân kênh 1 – 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=1, CBA=001 thì Ngõ vào Z kết nối với a. Ngõ vào Z kết nối với Y1\* b. Ngõ vào Z kết nối với Y4
   1. Mạch không hoạt động, ngõ ra bằng 0 d. Mạch không hoạt động, ngõ ra bằng 1
3. Cho mạch phân kênh 1 – 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=0, CBA=100 thì Ngõ vào Z kết nối với a. Ngõ vào Z kết nối với Y1 b. Ngõ vào Z kết nối với Y4
   1. Mạch không hoạt động, ngõ ra bằng 0\* d. Mạch không hoạt động, ngõ ra bằng 1
4. Cho mạch phân kênh 1 – 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=1, CBA=110 thì Ngõ vào Z kết nối với a. Ngõ vào Z kết nối với Y2 b. Ngõ vào Z kết nối với Y6\*
   1. Mạch không hoạt động, ngõ ra bằng 0 d. Mạch không hoạt động, ngõ ra bằng 1
5. Cho mạch phân kênh 1 – 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=0, CBA=110 thì Ngõ vào Z kết nối với a. Ngõ vào Z kết nối với Y3 b. Ngõ vào Z kết nối với Y6
   1. Mạch không hoạt động, ngõ ra bằng 0\* d. Mạch không hoạt động, ngõ ra bằng 1
6. Cho mạch phân kênh 1 – 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=1, CBA=011 thì Ngõ vào Z kết nối với a. Ngõ vào Z kết nối với Y3\* b. Ngõ vào Z kết nối với Y6
   1. Mạch không hoạt động, ngõ ra bằng 0 d. Mạch không hoạt động, ngõ ra bằng 1
7. Cho mạch phân kênh 1 – 8 như hình 3.5, trong đó Z là kênh tín hiệu vào (data input), Y0 – Y7 là 8 kênh tín hiệu ra (data outputs), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, E là ngõ vào cho phép (enable input). Nếu điều khiển E=0, CBA=011 thì Ngõ vào Z kết nối với a. Ngõ vào Z kết nối với Y3 b. Ngõ vào Z kết nối với Y6
   1. Mạch không hoạt động, ngõ ra bằng 0\* d. Mạch không hoạt động, ngõ ra bằng
8. Cho mạch giải mã 2 – 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Để Y1 ở mức tích cực và Y0, Y2, Y3 ở mức thụ động ta điều khiển như sau:

a. G=0 ; BA=10 b. G=1 ; BA=10 c. G=0 ; BA=01\* d. G=1 ; BA=01

### DECODER 2 – 4

**Y**

**0**

**A**

**B**

**G**

**Y**

**1**

**Y**

**2**

**Y**

**3**

### HÌNH 3.6

1. Cho mạch giải mã 2 – 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Để Y2 ở mức tích cực và Y0, Y1, Y3 ở mức thụ động ta điều khiển như sau:
   1. G=0 ; BA=10\* b. G=1 ; BA=10 c. G=0 ; BA=01 d. G=1 ; BA=01
2. Cho mạch giải mã 2 – 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Để Y0 ở mức tích cực và Y0, Y1, Y3 ở mức thụ động ta điều khiển như sau: a. G=0 ; BA=11 b. G=0 ; BA=00\*

c. G=1 ; BA=00 d. G=1 ; BA=11

1. Cho mạch giải mã 2 – 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Để Y3 ở

mức tích cực và Y0, Y1, Y3 ở mức thụ động ta điều khiển như sau:

* 1. G=0 ; BA=11\* b. G=0 ; BA=00

c. G=1 ; BA=00 d. G=1 ; BA=11

1. Cho mạch giải mã 2 – 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Nếu G=0; BA=00 thì trạng thái của các ngõ ra là :

a. Y3Y2Y1Y0 = 0000 b. Y3Y2Y1Y0 = 0001

c. Y3Y2Y1Y0 = 1110\* d. Y3Y2Y1Y0 = 1111

1. Cho mạch giải mã 2 – 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Nếu G=1; BA=00 thì trạng thái của các ngõ ra là :

a. Y3Y2Y1Y0 = 0000 b. Y3Y2Y1Y0 = 0001

c. Y3Y2Y1Y0 = 1110 d. Y3Y2Y1Y0 = 1111\*

1. Cho mạch giải mã 2 – 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Nếu G=0; BA=01 thì trạng thái của các ngõ ra là :

a. Y3Y2Y1Y0 = 0000 b. Y3Y2Y1Y0 = 0010

c. Y3Y2Y1Y0 = 1101\* d. Y3Y2Y1Y0 = 1111

1. Cho mạch giải mã 2 – 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Nếu G=1; BA=01 thì trạng thái của các ngõ ra là :

a. Y3Y2Y1Y0 = 0000 b. Y3Y2Y1Y0 = 0010

c. Y3Y2Y1Y0 = 1101 d. Y3Y2Y1Y0 = 1111\*

1. Cho mạch giải mã 2 – 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Nếu G=0; BA=11 thì trạng thái của các ngõ ra là :

a. Y3Y2Y1Y0 = 0000 b. Y3Y2Y1Y0 = 0111\*

c. Y3Y2Y1Y0 = 1000 d. Y3Y2Y1Y0 = 1111

1. Cho mạch giải mã 2 – 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Nếu G=1; BA=11 thì trạng thái của các ngõ ra là :

a. Y3Y2Y1Y0 = 0000 b. Y3Y2Y1Y0 = 0111

c. Y3Y2Y1Y0 = 1000 d. Y3Y2Y1Y0 = 1111\*

1. Cho mạch giải mã 2 – 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Nếu G=0; BA=10 thì trạng thái của các ngõ ra là :
   1. Y3Y2Y1Y0 = 1011\* b. Y3Y2Y1Y0 = 1101

c. Y3Y2Y1Y0 = 0100 d. Y3Y2Y1Y0 = 0010

1. Cho mạch giải mã 2 – 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Nếu G=1; BA=10 thì trạng thái của các ngõ ra là :
   1. Y3Y2Y1Y0 = 1011 b. Y3Y2Y1Y0 = 0100

c. Y3Y2Y1Y0 = 0000 d. Y3Y2Y1Y0 = 1111\*

1. Cho mạch giải mã 2 – 4 như hình 3.7, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Để Y2 ở mức tích cực và Y0, Y1, Y3 ở mức thụ động ta điều khiển như sau :
   1. G=0 ; BA=10\* b. G=1 ; BA=10

c. G=0 ; BA=01 d. G=1 ; BA=01

### DECODER 2 – 4 Y0 HÌNH 3.7

**A**

**B**

**G**

**Y**

**1**

**Y**

**2**

**Y**

**3**

1. Cho mạch giải mã 2 – 4 như hình 3.7, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Nếu G=0; BA=10 thì trạng thái của các ngõ ra là :
   1. Y3Y2Y1Y0 = 1011 b. Y3Y2Y1Y0 = 1101

c. Y3Y2Y1Y0 = 0100\* d. Y3Y2Y1Y0 = 0010

1. Cho mạch giải mã 2 – 4 như hình 3.7, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Nếu G=1; BA=01 thì trạng thái của các ngõ ra là :
   1. Y3Y2Y1Y0 = 1011 b. Y3Y2Y1Y0 = 0100

c. Y3Y2Y1Y0 = 0000\* d. Y3Y2Y1Y0 = 1111

1. Cho mạch giải mã 2 – 4 như hình 3.7, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Nếu G=1; BA=00 thì trạng thái của các ngõ ra là :
   1. Y3Y2Y1Y0 = 0000\* b. Y3Y2Y1Y0 = 0001

c. Y3Y2Y1Y0 = 1110 d. Y3Y2Y1Y0 = 1111

1. Cho mạch giải mã 2 – 4 như hình 3.7, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Nếu G=0; BA=00 thì trạng thái của các ngõ ra là :
   1. Y3Y2Y1Y0 = 0000 b. Y3Y2Y1Y0 = 0001\*

c. Y3Y2Y1Y0 = 1110 d. Y3Y2Y1Y0 = 1111

1. Cho mạch giải mã 2 – 4 như hình 3.7, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Nếu G=0; BA=11 thì trạng thái của các ngõ ra là :
   1. Y3Y2Y1Y0 = 0000 b. Y3Y2Y1Y0 = 1000\*

c. Y3Y2Y1Y0 = 0001 d. Y3Y2Y1Y0 = 1111

1. Cho mạch giải mã 2 – 4 như hình 3.7, trong đó G là ngõ vào cho phép (enable input), B, A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Nếu G=1; BA=00 thì trạng thái của các ngõ ra là :
   1. Y3Y2Y1Y0 = 0000\* b. Y3Y2Y1Y0 = 0001

c. Y3Y2Y1Y0 = 1110 d. Y3Y2Y1Y0 = 1111

1. Cho mạch giải mã 2 – 4 như hình 3.7, trong đó G là ngõ vào cho phép (enable input), B và A là 2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Biểu thức đại số logic của các ngõ ra Y0 là :
   1. Y0=*G B A* \* b. Y0= G *B A*

c. Y0= *G* +*B* + *A* d. Y0= G+ *B* + *A*

1. Cho mạch giải mã 2 – 4 như hình 3.6, trong đó G là ngõ vào cho phép (enable input), B và A là

2 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y3 là các ngõ ra (data outputs). Biểu thức

đại số logic của các ngõ ra Y0 là :

* 1. Y0=*G B A* b. Y0= G *B A*

c. Y0= *G* +B+A d. Y0= G+B+A\*

1. Để tạo ra bộ giải mã 3 – 8, ta ghép 2 bộ giải mã (mỗi bộ giải mã đều phải có ngõ vào cho phép):
   1. 2 – 4\* b. 2 – 8 c. 1 – 4 d. 1 – 8
2. Để tạo ra bộ giải mã 4 – 16, ta ghép 2 bộ giải mã (mỗi bộ giải mã đều có ngõ vào cho phép):
   1. 2 – 8 b. 3 – 8\* c. 3 – 16 d. 2 – 16
3. Một bộ giải mã có thể thực hiện:
   1. Chỉ duy nhất 1 hàm Boole b. 2 hàm Boole trên cùng 1 hệ giải mã

c. Không thực hiện được hàm Boole d . Nhiều hàm Boole trên cùng 1 hệ giải mã\*

1. Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.9 trong đó E là ngõ vào cho phép (enable input), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y7 là các ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là :
   1. G= (1,3,5,7) \* b. G= (0,2,4,6)

c. G=(1,3,5,7) d. G=(0,1,3,5,7)

**Y**

**0**

**DECODER**

**3**

**–**

**8**

**HÌNH**

**3**

**.**

**9**

**A**

**B**

**E**

**Y**

**1**

**Y**

**2**

**Y**

**3**

**Y**

**4**

**Y**

**5**

**Y**

**6**

**Y**

**7**

**C**

**x**

**y**

**z**

**G**

**=**

**f**

**(**

**x**

**,**

**y**

**,**

**z**

**)**

1. Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.9 trong đó E là ngõ vào cho phép (enable input), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y7 là các ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là :
   1. G= (0,1,3,5,7) b. G= (0,2,4,6)

c. G=(0,2,4,6)\* d. G=(1,3,5,7)

1. Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.9 trong đó E là ngõ vào cho phép (enable input), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y7 là các ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là :
   1. G=f(x,y,z) = *~~x y z~~* + *~~x~~* y *~~z~~* + x *~~y z~~* + xy *~~z~~* b. G=f(x,y,z) = *~~x y~~* z + *~~x~~* yz + x *~~y~~* z + xyz\*

c. G=f(x,y,z) = xy *~~z~~* + x *~~y z~~* + *~~x~~* y *~~z~~* + *~~x y z~~* d. G=f(x,y,z) = xyz +x *~~y~~* z + *~~x~~* yz + *~~x y~~* z

1. Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.9 trong đó E là ngõ vào cho phép (enable input), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y7 là 8 ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là: a. G=f(x,y,z) = ( *~~x~~* + *~~y~~* + *~~z~~* )( *~~x~~* +y+ *~~z~~* )(x+ *~~y~~* + *~~z~~* )( x+y+ *~~z~~* )
   1. G=f(x,y,z) = ( *~~x~~* + *~~y~~* +z)( *~~x~~* +y+z)( *~~x~~* +y+ *~~z~~* )(x+y+z)
   2. G=f(x,y,z) = (x+y+ *~~z~~* )(x+ *~~y~~* + *~~z~~* )( *~~x~~* +y+ *~~z~~* )( *~~x~~* + *~~y~~* + *~~z~~* )
   3. G=f(x,y,z) = (x+y+z)(x+ *~~y~~* +z)( *~~x~~* +y+z)( *~~x~~* + *~~y~~* +z)\*
2. Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.10 trong đó E là ngõ vào cho phép (enable input), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y7 là 8 ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là:
   1. G= (1,3,5,7) \* b. G= (0,2,4,6)

c. G=(1,3,5,7) d. G=(0,1,3,5,7)

1. Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.10 trong đó E là ngõ vào cho phép (enable input), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y7 là 8 ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là:
   1. G= (0,1,3,5,7) b. G= (0,2,4,6)

c. G=(0,2,4,6)\* d. G=(1,3,5,7)

**Y**

**0**

**DECODER**

**3**

**–**

**8**

**HÌNH**

**3**

**.**

**10**

**A**

**B**

**E**

**Y**

**1**

**Y**

**2**

**Y**

**3**

**Y**

**4**

**Y**

**5**

**Y**

**6**

**Y**

**7**

**C**

**x**

**y**

**z**

**G**

**=**

**f**

**(**

**x**

**,**

**y**

**,**

**z**

**)**

1. Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.10 trong đó E là ngõ vào cho phép (enable input), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y7 là 8 ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là: a. G=f(x,y,z) = *~~x y z~~* + *~~x~~* y *~~z~~* + x *~~y z~~* + xy *~~z~~*
   1. G=f(x,y,z) = *~~x y~~* z + *~~x~~* yz + x *~~y~~* z + xyz\*
   2. G=f(x,y,z) = xy *~~z~~* + x *~~y z~~* + *~~x~~* y *~~z~~* + *~~x y z~~*
   3. G=f(x,y,z) = xyz +x *~~y~~* z + *~~x~~* yz + *~~x y~~* z
2. Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.10 trong đó E là ngõ vào cho phép (enable input), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y7 là 8 ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là: a. G=f(x,y,z) = ( *~~x~~* + *~~y~~* + *~~z~~* )( *~~x~~* +y+ *~~z~~* )(x+ *~~y~~* + *~~z~~* )( x+y+ *~~z~~* )
   1. G=f(x,y,z) = ( *~~x~~* + *~~y~~* +z)( *~~x~~* +y+z)( *~~x~~* +y+ *~~z~~* )(x+y+z)
   2. G=f(x,y,z) = (x+y+ *~~z~~* )(x+ *~~y~~* + *~~z~~* )( *~~x~~* +y+ *~~z~~* )( *~~x~~* + *~~y~~* + *~~z~~* )
   3. G=f(x,y,z) = (x+y+z)(x+ *~~y~~* +z)( *~~x~~* +y+z)( *~~x~~* + *~~y~~* +z)\*
3. Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.11 trong đó E là ngõ vào cho phép (enable input), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y7 là các ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là :
   1. G= (1,3,5,7) \* b. G= (0,2,4,6)

c. G=(1,3,5,7) d. G=(0,1,3,5,7)

**Y**

**0**

**DECODER**

**3**

**–**

**8**

**HÌNH**

**3**

**.**

**11**

**A**

**B**

**E**

**Y**

**1**

**Y**

**2**

**Y**

**3**

**Y**

**4**

**Y**

**5**

**Y**

**6**

**Y**

**7**

**C**

**x**

**y**

**z**

**G**

**=**

**f**

**(**

**x**

**,**

**y**

**,**

**z**

**)**

1. Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.11 trong đó E là ngõ vào cho phép (enable input), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y7 là

các ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là :

* 1. G= (0,1,3,5,7) b. G= (0,2,4,6)

c. G=(0,2,4,6)\* d. G=(1,3,5,7)

1. Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.11 trong đó E là ngõ vào cho phép (enable input), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y7 là các ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là : a. G=f(x,y,z) = *~~x y z~~* + *~~x~~* y *~~z~~* + x *~~y z~~* + xy *~~z~~*
   1. G=f(x,y,z) = *~~x y~~* z + *~~x~~* yz + x *~~y~~* z + xyz\*
   2. G=f(x,y,z) = xyz + x *~~y z~~* + *~~x~~* y *~~z~~* + *~~x y z~~*
   3. G=f(x,y,z) = *~~x y z~~* + x *~~y~~* z + *~~x~~* yz + *~~x y~~* z
2. Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.11 trong đó E là ngõ vào cho phép (enable input), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y7 là 8 ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là: a. G=f(x,y,z) = ( *~~x~~* + *~~y~~* + *~~z~~* )( *~~x~~* +y+ *~~z~~* )(x+ *~~y~~* + *~~z~~* )( x+y+ *~~z~~* )
   1. G=f(x,y,z) = ( *~~x~~* + *~~y~~* +z)( *~~x~~* +y+z)( *~~x~~* +y+ *~~z~~* )(x+y+z)
   2. G=f(x,y,z) = (x+y+z)(x+ *~~y~~* + *~~z~~* )( *~~x~~* +y+ *~~z~~* )( *~~x~~* + *~~y~~* + *~~z~~* )
   3. G=f(x,y,z) = (x+y+z)(x+ *~~y~~* +z)( *~~x~~* +y+z)( *~~x~~* + *~~y~~* +z)\*
3. Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.12 trong đó E là ngõ vào cho phép (enable input), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y7 là 8 ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là:
   1. G= (1,3,5,7) \* b. G= (0,2,4,6)

c. G=(1,3,5,7) d. G=(0,1,3,5,7)

**Y**

**0**

**DECODER**

**3**

**–**

**8**

**HÌNH**

**3**

**.**

**12**

**A**

**B**

**E**

**Y**

**1**

**Y**

**2**

**Y**

**3**

**Y**

**4**

**Y**

**5**

**Y**

**6**

**Y**

**7**

**C**

**x**

**y**

**z**

**G**

**=**

**f**

**(**

**x**

**,**

**y**

**,**

**z**

**)**

1. Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.12 trong đó E là ngõ vào cho phép (enable input), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y7 là 8 ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là:
   1. G= (0,1,3,5,7) b. G= (0,2,4,6)

c. G=(0,2,4,6)\* d. G=(1,3,5,7)

1. Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.12 trong đó E là ngõ vào cho phép (enable input), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y7 là 8 ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là: a. G=f(x,y,z) = *~~x y z~~* + *~~x~~* y *~~z~~* + x *~~y z~~* + xy *~~z~~*
   1. G=f(x,y,z) = *~~x y~~* z + *~~x~~* yz + x *~~y~~* z + xyz\*
   2. G=f(x,y,z) = xyz + x *~~y z~~* + *~~x~~* y *~~z~~* + *~~x y z~~*
   3. G=f(x,y,z) = *~~x y z~~* + x *~~y~~* z + *~~x~~* yz + *~~x y~~* z
2. Hàm G=f (x,y,z) được thực hiện bằng mạch giải mã nhị phân như hình 3.12 trong đó E là ngõ vào cho phép (enable input), C – A là 3 ngõ vào điều khiển (select inputs) với A là LSB, Y0 – Y7 là 8 ngõ ra (data outputs). Biểu thức đại số logic của hàm G=f (x,y,z) là: a. G=f(x,y,z) = ( *~~x~~* + *~~y~~* + *~~z~~* )( *~~x~~* +y+ *~~z~~* )(x+ *~~y~~* + *~~z~~* )( x+y+ *~~z~~* )
   1. G=f(x,y,z) = ( *~~x~~* + *~~y~~* +z)( *~~x~~* +y+z)( *~~x~~* +y+ *~~z~~* )(x+y+z)
   2. G=f(x,y,z) = (x+y+z)(x+ *~~y~~* + *~~z~~* )( *~~x~~* +y+ *~~z~~* )( *~~x~~* + *~~y~~* + *~~z~~* )
   3. G=f(x,y,z) = (x+y+z)(x+ *~~y~~* +z)( *~~x~~* +y+z)( *~~x~~* + *~~y~~* +z)\*
3. Mạch giải mã BCD sang 7 đoạn loại catod chung như hình 3.13 trong đó D – A là 4 ngõ vào dữ liệu với A là LSB, a – g là 7 ngõ ra. Khi DCBA=0011 thì trạng thái ngõ ra là:
   1. abcdefg=1111001\* b. abcdefg=0000110

c. abcdefg=1011111 d. abcdefg=0100000

**a**

**HÌNH**

**3**

**.**

**13**

**D**

**A**

**B**

**C**

**b**

**c**

**d**

**e**

**f**

**g**

**a**

**b**

**c**

**d**

**e**

**f**

**g**

**K**

**dp**

**a**

**b**

**c**

**d**

**e**

**f**

**g**

**dp**

1. Mạch giải mã BCD sang 7 đoạn loại catod chung như hình 3.13 trong đó D – A là 4 ngõ vào dữ liệu với A là LSB, a – g là 7 ngõ ra. Khi DCBA=0010 thì trạng thái ngõ ra là:
   1. abcdefg=0010010 b. abcdefg=1101101\*

c. abcdefg=0110011 d. abcdefg=1001100

1. Mạch giải mã BCD sang 7 đoạn loại catod chung như hình 3.13 trong đó D – A là 4 ngõ vào dữ liệu với A là LSB, a – g là 7 ngõ ra. Khi DCBA=0100 thì trạng thái ngõ ra là:
   1. abcdefg=0010010 b. abcdefg=1000100

c. abcdefg=0110011\* d. abcdefg=0111011

1. Mạch giải mã BCD sang 7 đoạn loại catod chung như hình 3.13 trong đó D – A là 4 ngõ vào dữ liệu với A là LSB, a – g là 7 ngõ ra. Khi DCBA=0101 thì trạng thái ngõ ra là:
   1. abcdefg=0010010 b. abcdefg=1101101

c. abcdefg=1011011\* d. abcdefg=0100100

1. Mạch giải mã BCD sang 7 đoạn loại anod chung như hình 3.14 trong đó D – A là 4 ngõ vào dữ liệu với A là LSB, a – g là 7 ngõ ra. Khi DCBA=0011 thì trạng thái ngõ ra là:
   1. abcdefg=1111001 b. abcdefg=0000110\*

c. abcdefg=1011111 d. abcdefg=0100000

**a**

**HÌNH**

**3**

**.**

**14**

**D**

**A**

**B**

**C**

**b**

**c**

**d**

**e**

**f**

**g**

**+**

**V**

**CC**

**a**

**b**

**c**

**d**

**e**

**f**

**g**

**A**

**dp**

**a**

**b**

**c**

**d**

**e**

**f**

**g**

**dp**

1. Mạch giải mã BCD sang 7 đoạn loại anod chung như hình 3.14 trong đó D – A là 4 ngõ vào dữ liệu với A là LSB, a – g là 7 ngõ ra. Khi DCBA=0010 thì trạng thái ngõ ra là:
   1. abcdefg=1101101 b. abcdefg=0010010\*

c. abcdefg=1001111 d. abcdefg=0110011

1. Mạch giải mã BCD sang 7 đoạn loại anod chung như hình 3.14 trong đó D – A là 4 ngõ vào dữ liệu với A là LSB, a – g là 7 ngõ ra. Khi DCBA=0100 thì trạng thái ngõ ra là:
   1. abcdefg=1101101 b. abcdefg=0010010

c. abcdefg=1001100\* d. abcdefg=1000100

1. Mạch giải mã BCD sang 7 đoạn loại anod chung như hình 3.14 trong đó D – A là 4 ngõ vào dữ liệu với A là LSB, a – g là 7 ngõ ra. Khi DCBA=0101 thì trạng thái ngõ ra là:
   1. abcdefg=1101101 b. abcdefg=0010010

c. abcdefg=0100100\* d. abcdefg=1011011

1. Mạch mã hoá ưu tiên 8 – 3 như hình 3.15, trong đó E là ngõ vào tín hiệu cho phép, CBA là 3 ngõ ra tín hiệu với A là LSB, I0 – I7 là 8 ngõ vào tín hiệu với độ ưu tiên giảm dần từ I7 đến I0. Nếu điều khiển E=0, I7I6I5I4I3I2I1I0=10101001 thì trạng thái của ngõ ra là:
   1. CBA=111\* b. CBA=101

c. CBA=011 d. CBA=000

**A**

**I**

**0**

**I**

**1**

**I**

**2**

**I**

**3**

**I**

**6**

**ENCODER**

**3**

**–**

**8**

**HÌNH**

**3**

**.**

**15**

**I**

**5**

**I**

**7**

**I**

**4**

**E**

**B**

**C**

1. Mạch mã hoá ưu tiên 8 – 3 như hình 3.15, trong đó E là ngõ vào tín hiệu cho phép, CBA là 3 ngõ ra tín hiệu với A là LSB, I0 – I7 là 8 ngõ vào tín hiệu với độ ưu tiên giảm dần từ I7 đến I0. Nếu điều khiển E=1, I7I6I5I4I3I2I1I0=10101001 thì trạng thái của ngõ ra là:
   1. CBA=111 b. CBA=101 c. CBA=011 d. CBA=000\*
2. Mạch mã hoá ưu tiên 8 – 3 như hình 3.16, trong đó E là ngõ vào tín hiệu cho phép, CBA là 3 ngõ ra tín hiệu với A là LSB, I0 – I7 là 8 ngõ vào tín hiệu với độ ưu tiên giảm dần từ I7 đến I0. Nếu điều khiển E=0, I7I6I5I4I3I2I1I0=10101010 thì trạng thái của ngõ ra là:
   1. CBA=111 b. CBA=110\* c. CBA=101 d. CBA=100

**A**

**I**

**0**

**I**

**1**

**I**

**2**

**I**

**3**

**I**

**6**

**ENCODER**

**3**

**–**

**8**

**HÌNH**

**3**

**.**

**16**

**I**

**5**

**I**

**7**

**I**

**4**

**E**

**B**

**C**

1. Mạch cộng bán phần HA (Haft Adder) thực hiện cộng hai số:

### HA (Haft Adder)

**S**

**A**

**B**

**C**

### HÌNH 3.17

a. 1 bit \* b. 2 bit c. 3 bit d. 4 bit

**275.** Mạch cộng bán phần HA (Haft Adder) có biểu thức tổng S ở ngõ ra:

### HA (Haft Adder)

**S**

**A**

**B**

**C**

### HÌNH 3.17

a. S = AB b. S = A B\*

c. S = A+B d. S = *A**AB*

**276.** Mạch cộng bán phần HA (Haft Adder) có biểu thức số nhớ C ở ngõ ra:

### HA (Haft Adder)

**S**

**A**

**B**

**C**

**HÌNH 3.17**

 

a. C = A+B b. *C*  *AB*

c. *C* *A**B* d. C = AB\*

**277.** Mạch cộng toàn phần FA (Full Adder) thực hiện cộng hai số:

### FA (Full Adder)

|  |  |  |  |
| --- | --- | --- | --- |
|  | **A**  **B**  **C-1** | **S**  **C** |  |
|  |  |
|  |
|  |  |

### HÌNH 3.18

a. 1 bit \* b. 2 bit

c. 3 bit d. 4 bit

**278.** Đặc điểm khác nhau giữa mạch cộng toàn phần FA (Full Adder) và mạch cộng bán phần HA (Haft Adder) là:

### HA FA (Haft Adder) (Full Adder)

|  |  |  |
| --- | --- | --- |
| 1. **S** 2. **C** |  | **A S**  **B**  **C-1 C** |
|  |
|
|  |

### HÌNH 3.17 HÌNH 3.18

1. HA (Haft Adder) có số nhớ từ bit thấp đưa lên
2. FA (Full Adder) có số nhớ từ bit thấp đưa lên\*
3. FA (Full Adder) cộng hai số 2 bit, còn HA (Haft Adder) cộng hai số 1 bit
4. HA (Haft Adder) cộng hai số 2 bit, còn FA (Full Adder) cộng hai số 1 bit **279.** Mạch cộng toàn phần FA (Full Adder) có biểu thức tổng ở ngõ ra:

### FA (Full Adder)

|  |  |  |  |
| --- | --- | --- | --- |
|  | **A**  **B**  **C-1** | **S**  **C** |  |
|  |  |
|  |
|  |  |

### HÌNH 3.18

a. S = ABC-1 b. S = A+B+C-1

  

c. *S*  *A**B**C*1\* d. *S*  *A**B**C*1

**280.** Mạch cộng toàn phần FA (Full Adder) có biểu thức số nhớ C ở ngõ ra:

### FA (Full Adder)

|  |  |  |  |
| --- | --- | --- | --- |
|  | **A**  **B**  **C-1** | **S**  **C** |  |
|  |  |
|  |
|  |  |

### HÌNH 3.18

a. C = ABC-1 b. C = A+B+C-1

c.*C* *A**B**C*1 d. C = AB+AC-1+BC-1\*

**281.** Trong các hình vẽ sau, hình nào là sơ đồ mạch cộng bán phần thực hiện bằng cổng logic: \*\*\*

**C**

**S**

**B**

**A**

**Hình**

**(**

**a**

**)**

**S**

**C**

**B**

**A**

**Hình**

**(**

**c**

**)**

**C**

**S**

**B**

**A**

**Hình**

**(**

**b**

**)**

**S**

**C**

**B**

**A**

**Hình**

**(**

**d**

**)**

|  |  |  |  |
| --- | --- | --- | --- |
| **282.** Mạch giải mã là mạch: |  |  | **HÌNH 3.17a** |
| a. n ngõ vào và n ngõ ra |  |  | b. n ngõ vào và 2n ngõ ra |
| c. 2n ngõ vào và n ngõ ra |  |  | d. n ngõ vào và 2n ngõ ra\*  **DECODER 2 – 4** |

### A (MSB) HÌNH 3.19

**Y**

**0**

**B**

**Y**

**1**

**Y**

**2**

**Y**

**3**

|  |  |
| --- | --- |
| **283.** Mạch giải mã 2 – 4 như hình 3.19: |  |
| a. Y3 = AB\* | b. Y3 = A+B |
| c. Y3 = AB  **284.** Mạch giải mã 2 – 4 như hình 3.19: | d. Y3 = AB+A+B |
| a. *Y*1 *A**B* |   b. *Y*1 *AB* \* |



c. *Y*1 *AB* d. *Y*1 *A**B*

### DECODER 2 – 4

**Y**

**0**

**A**

**(**

**MSB**

**)**

**B**

**Y**

**1**

**Y**

**2**

**Y**

**3**

### HÌNH 3.20

1. Mạch giải mã 2 – 4 như hình 3.20:
   1. Ngõ ra tích cực mức cao b. Ngõ ra tích cực mức thấp\*

c. Ngõ ra luôn tích cực d. Ngõ ra luôn không tích cực

1. Mạch giải mã 2 – 4 như hình 3.20:
   1. *Y*0  *AB* b. *Y*1 *A**B*

c. *Y*1 *AB* d. *Y*0 *A**B* \*

### DECODER 2 – 4

**Y**

**0**

**A**

**(**

**MSB**

**)**

**B**

**Y**

**1**

**Y**

**2**

**Y**

**3**

**E**

### HÌNH 3.21

**287.** Mạch giải mã như hình 3.21. Kết luận nào sau đây là SAI

a. Đây là mạch giải mã 2 – 4 b. Đây là mạch giải mã có ngõ ra tích cực mức thấp

c. Đây là mạch giải mã có ngõ vào cho phép d. Đây là mạch giải mã có ngõ ra tích cực mức cao\* **288.** Mạch giải mã như hình 3.21. Kết luận nào sau đây đúng:

a. Ngõ vào cho phép tích cực mức thấp b. Ngõ ra tích cực mức cao

c. Ngõ vào cho phép tích cực mức cao\* d. Đây là mạch giải mã 3 – 4 **289.** Mạch giải mã như hình 3.21:

1. Khi E=0 thì tất cả các ngõ ra có mức logic 0
2. Khi E=0 thì tất cả các ngõ ra có mức logic 1\*
3. Khi E=1 thì tất cả các ngõ ra có mức logic 0
4. Khi E=1 thì tất cả các ngõ ra có mức logic 1
5. Khi ghép hai bộ giải mã 2 – 4 ta được

a. 1 bộ giải mã 4 – 8 b. 1 bộ giải mã 3 – 8\*

c. 1 bộ mã hoá 4 – 8 d. 1 bộ mã hoá 3 – 8

1. Để có thể ghép các bộ giải mã với nhau thì cần điều kiện:

a. Bộ giải mã phải có ngõ ra tích cực mức thấp b. Bộ giải mã phải có ngõ ra tích cực mức cao

c. Không cần điều kiện gì d. Các bộ giải mã phải có ngõ vào cho phép\*

**Y**

**0**

**74138**

**HÌNH**

**3**

**.**

**22**

**A**

**(**

**MSB**

**)**

**B**

**G**

**2**

**A**

**Y**

**1**

**Y**

**2**

**Y**

**3**

**Y**

**4**

**Y**

**5**

**Y**

**6**

**Y**

**7**

**C**

**G**

**1**

**G**

**2**

**B**

**292.** Cho IC giải mã 74138 như hình 3.22:

a. Đây là IC giải mã từ 3 sang 8\* b. Đây là IC giải mã từ 6 sang 8

c. Đây là IC giải mã từ 8 sang 6 d. Đây là IC giải mã từ 8 sang 3 **293.** Cho IC giải mã 74138 như hình 3.22:

a. IC có 3 ngõ vào cho phép b. IC có ngõ ra tích cực mức cao

c. IC có ngõ ra tích cực mức thấp d. IC có 3 ngõ vào cho phép và ngõ ra tích cực mức thấp\*

**294.** Cho IC giải mã 74138 như hình 3.22:

1. Khi G1 = 1 thì tất cả ngõ ra bằng 0 b. Khi G1 = 0 thì tất cả ngõ ra bằng 0

c. Khi G1 = 0 thì tất cả ngõ ra bằng 1\* d. Khi G1 = 1 thì tất cả ngõ ra bằng 1 **295.** Cho IC giải mã 74138 như hình 3.22:

1. Khi G2A = 1 thì tất cả ngõ ra bằng 0
2. Khi G2A = 0 thì tất cả ngõ ra bằng 0
3. Khi G2A = 1 thì tất cả ngõ ra bằng 1\*
4. Khi G2A = 0 thì tất cả ngõ ra bằng 1 **296.** Cho IC giải mã 74138 như hình 3.22:
5. Khi G1 = 1, G2A = 1, G2B = 1 thì tất cả ngõ ra bằng 0
6. Khi G1 = 0, G2A = 1, G2B = 0 thì tất cả ngõ ra bằng 0
7. Khi G1 = 1, G2A = 0, G2B = 0 thì tất cả ngõ ra bằng 1
8. Khi G1 = 0, G2A = 1, G2B = 0 thì tất cả ngõ ra bằng 1\* **297.** Cho IC giải mã 74138 như hình 3.22. Chọn câu đúng nhất: a. Khi A = B = C = 0 thì Y0 luôn tích cực
9. Khi A = B = C = 1 thì Y0 luôn tích cực
10. Khi A = B = C = 0 thì Y0 tích cực khi các ngõ vào cho phép tích cực\*
11. Khi A = B = C = 1 thì Y0 tích cực khi các ngõ vào cho phép tích cực

**298.** Cho IC giải mã 74138 như hình 3.22. Cho các ngõ vào cho phép tích cực (G1=1, G2A=G2B=0) a. Khi A = B = C = 1 thì Y0 tích cực

1. Khi A = B = C = 0 thì Y7 tích cực
2. Khi A = 1, B = 0, C = 1 thì Y5 tích cực\*
3. Khi A = 1, B = 0, C = 1 thì Y6 tích cực **299.** Kết luận nào sau đây SAI về mạch giải mã:
4. Mạch giải mã có số ngõ vào nhiều hơn số ngõ ra\*
5. Mạch giải mã có số ngõ ra nhiều hơn số ngõ vào
6. Mạch giải mã có thể kết hợp với cổng logic để thực hiện hàm Boole
7. Mạch giải mã có trạng thái ngõ ra phụ thuộc vào trạng thái ngõ vào **300.** Cho mạch sau:

**74**

**LS**

**138**

**Y**

**0**

**HÌNH**

**3**

**.**

**23**

**A**

**0**

**G**

**2**

**A**

**Y**

**1**

**Y**

**2**

**Y**

**3**

**Y**

**4**

**Y**

**5**

**Y**

**6**

**Y**

**7**

**A**

**2**

**G**

**1**

**G**

**2**

**B**

**A**

**1**

**+**

**V**

**CC**

**F**

a. F = A2A1A0 b. F = A2+A1+A0

c. F = 4,5,6 d. F = 4,5,6\*

**301.** Cho mạch như hình vẽ:

### DECODER 2 – 4

**Y**

**0**

**A**

**B**

**Y**

**1**

**Y**

**2**

**Y**

**3**

**F**

### HÌNH 3.24

|  |  |  |  |
| --- | --- | --- | --- |
|  | a. F = AB |  | b. F = A+B |
|  | c. F = 0,1,3\* |  | d. F = 0,1,3 |
| **302.** | Cho mạch như hình vẽ: |  | **DECODER 2 – 4** |

**Y**

**0**

**A**

**B**

**Y**

**1**

**Y**

**2**

**Y**

**3**

**F**

|  |  |  |  |
| --- | --- | --- | --- |
|  |  |  | **HÌNH 3.24** |
|  | a. Câu b, c đúng\* |  | b. F = 0,1,3 |
|  |     c.*F**AB**AB**AB* |  | d. F = 0,1,3 |
| **303.** | Cho mạch như hình vẽ: |  | **DECODER 2 – 4** |

**Y**

**0**

**A**

**B**

**Y**

**1**

**Y**

**2**

**Y**

**3**

**F**

|  |  |  |  |
| --- | --- | --- | --- |
|  |  |  | **HÌNH 3.25** |
|  | a. F = AB+A+B |  | b. F = 0,2\* |
|  | c. F = 0.2 |  |   d. F = *AB* *AB* |
| **304.** | Cho mạch như hình vẽ: |  |  |

**74**

**LS**

**138**

**Y**

**0**

**HÌNH**

**3**

**.**

**23**

**A**

**0**

**G**

**2**

**A**

**Y**

**1**

**Y**

**2**

**Y**

**3**

**Y**

**4**

**Y**

**5**

**Y**

**6**

**Y**

**7**

**A**

**2**

**G**

**1**

**G**

**2**

**B**

**A**

**1**

**+**

**V**

**CC**

**F**

* 

a.*F*  *A*2*A*1*A*0 *A*2 *A*1*A*0 *A*2*A*1*A*0

b.*F* *A*2 *A*1 *A*0*A*2 *A*1 *A*0*A*2 *A*1 *A*0\*

   

*   

c.*F*  *A*2 *A*1*A*0*A*2 *A*1*A*0*A*2 *A*1*A*0

d. *F* *A*2 *A*1 *A*0*A*2 *A*1 *A*0*A*2 *A*1 *A*0

   

1. Cho mạch như hình vẽ:

**F**

**74**

**LS**

**138**

**Y**

**0**

**HÌNH**

**3**

**.**

**26**

**A**

**0**

**G**

**2**

**A**

**Y**

**1**

**Y**

**2**

**Y**

**3**

**Y**

**4**

**Y**

**5**

**Y**

**6**

**Y**

**7**

**A**

**2**

**G**

**1**

**G**

**2**

**B**

**A**

**1**

a. F = 1\* b. F = 0

c. F = 4,5,6 d. F = 4,5,6

1. Cho mạch như hình vẽ:

**74**

**LS**

**138**

**Y**

**0**

**HÌNH**

**3**

**.**

**27**

**A**

**0**

**G**

**2**

**A**

**Y**

**1**

**Y**

**2**

**Y**

**3**

**Y**

**4**

**Y**

**5**

**Y**

**6**

**Y**

**7**

**A**

**2**

**G**

**1**

**G**

**2**

**B**

**A**

**1**

**+**

**V**

**CC**

**F**

a.*F* 0,1,6,7 b.*F* 0.1.6.7\*

c.*F* 1,2,3,4 d.*F* 1,2,3,4

1. Cho mạch như hình vẽ:

**74**

**LS**

**138**

**Y**

**0**

**HÌNH**

**3**

**.**

**28**

**A**

**0**

**G**

**2**

**A**

**Y**

**1**

**Y**

**2**

**Y**

**3**

**Y**

**4**

**Y**

**5**

**Y**

**6**

**Y**

**7**

**A**

**2**

**G**

**1**

**G**

**2**

**B**

**A**

**1**

**+**

**V**

**CC**

**F**

a.*F* 0,1,6,7 b.*F* 0.1.6.7

c.F = 1 \* d.F = 0

1. Cho mạch sau:

**74**

**LS**

**154**

**Y**

**0**

**HÌNH**

**3**

**.**

**29**

**A**

**0**

**E**

**0**

**Y**

**1**

**Y**

**2**

**Y**

**3**

**Y**

**4**

**Y**

**5**

**Y**

**6**

**Y**

**7**

**A**

**2**

**E**

**1**

**A**

**1**

**F**

**A**

**3**

**Y**

**8**

**Y**

**9**

**Y**

**10**

**Y**

**11**

**Y**

**12**

**Y**

**13**

**Y**

**14**

**Y**

**15**

a.*F* 0,7 b.*F* 0,7\*

c.*F* *A*3*A*2*A*1*A*0 d.*F*  *A*3*A*2*A*1*A*0

|  |  |
| --- | --- |
| a.*F* 0,15 | b.*F* 0,15 |
| c.*F* *A*3 *A*2  *A*1 *A*0*A* 3 *A*2 *A*1 *A*0 | d. Câu b, c đúng\* |

1. Cho mạch sau:

**74**

**LS**

**154**

**Y**

**0**

**HÌNH**

**3**

**.**

**30**

**A**

**0**

**E**

**0**

**Y**

**1**

**Y**

**2**

**Y**

**3**

**Y**

**4**

**Y**

**5**

**Y**

**6**

**Y**

**7**

**A**

**2**

**E**

**1**

**A**

**1**

**F**

**A**

**3**

**Y**

**8**

**Y**

**9**

**Y**

**10**

**Y**

**11**

**Y**

**12**

**Y**

**13**

**Y**

**14**

**Y**

**15**

 

1. Cho mạch sau:

**74**

**LS**

**154**

**Y**

**0**

**HÌNH**

**3**

**.**

**31**

**A**

**0**

**E**

**0**

**Y**

**1**

**Y**

**2**

**Y**

**3**

**Y**

**4**

**Y**

**5**

**Y**

**6**

**Y**

**7**

**A**

**2**

**E**

**1**

**A**

**1**

**F**

**A**

**3**

**Y**

**8**

**Y**

**9**

**Y**

**10**

**Y**

**11**

**Y**

**12**

**Y**

**13**

**Y**

**14**

**Y**

**15**

**+**

**V**

**CC**

a.*F* 0,15 b.*F* 0,15

c.*F* 1 \* d.*F* 0

1. Mạch mã hoá (Encoder) là mạch có:

a. Số ngõ vào bằng số ngõ ra b. Số ngõ vào 2n và số ngõ ra là n\*

c. Số ngõ vào là n và số ngõ ra là 2n d. Số ngõ ra không phụ thuộc vào số ngõ vào

### ENCODER 4 – 2

**Y**

**0**

**X**

**0**

**X**

**1**

**Y**

**1**

**X**

**2**

**X**

**3**

### HÌNH 3.32

1. Cho mạch mã hoá như hình 3.32:
   1. Đây là mạch mã hoá 4 – 2 b. Đây là mạch mã hoá 2 – 4

c. Đây là mạch mã hoá có ngõ ra tích cực mức cao d. Câu a, c đúng\*

1. Cho mạch mã hoá như hình 3.32:
   1. Khi X0 = 1 thì Y0 = 0, Y1 = 1 b. Khi X0 = 1 thì Y0 = 0, Y1 = 0\*

c. Khi X0 = 1 thì Y0 = 1, Y1 = 1 d. Khi X0 = 1 thì Y0 = 1, Y1 = 0 **314.** Cho mạch mã hoá như hình 3.32:

   

a. Y0 = X0X1X2X3 b. *Y*0  *X*0 *X*1*X*2 *X*3

c. *Y*0  *X*2 *X*0*X*3*X*1 d. *Y*0  *X*2 *X*0*X* 3*X*1\*

 

1. Phát biểu nào đúng về mạch mã hoá ưu tiên
   1. Mỗi thời điểm chỉ được có một ngõ vào tích cực
   2. Mỗi thời điểm chỉ được có một ngõ ra tích cực
   3. Mỗi thời điểm có thể có nhiều ngõ vào tích cực\*
   4. Câu a và b đúng
2. Cho mạch mã hoá ưu tiên như hình vẽ (Y1 là MSB), mức độ ưu tiên giảm dần từ X0 đến X3.

Nếu X0=0, X1=1, X2=1, X3=1 thì ngõ ra:

### ENCODER 4 – 2

**Y**

**0**

**X**

**0**

**X**

**1**

**Y**

**1**

**X**

**2**

**X**

**3**

### HÌNH 3.32

a. Y0 = 1, Y1 = 0\* b. Y0 = 1, Y1 = 1

c. Y0 = 0, Y1 = 0 d. Y0 = 0, Y1 = 1

1. Cho IC mã hoá ưu tiên 74148 như hình vẽ. Cho tất cả các ngõ vào đều có mức logic 0 thì:

**74**

**LS**

**148**

**GS**

**HÌNH**

**3**

**.**

**33**

**EI**

**A**

**2**

**A**

**1**

**A**

**0**

**EO**

**I**

**7**

**I**

**6**

**I**

**5**

**I**

**4**

**I**

**3**

**I**

**2**

**I**

**1**

**I**

**0**

* 1. A2 = 1, A1 = 1, A0 =1 b. A2 = 0, A1 = 0, A0 = 0\*

c. Giá trị A2, A1, A0 phụ thuộc vào GS, EO d. Câu a và b đúng

1. Cho IC mã hoá ưu tiên 74148 như hình vẽ

**74**

**LS**

**148**

**GS**

**HÌNH**

**3**

**.**

**34**

**EI**

**A**

**2**

**A**

**1**

**A**

**0**

**EO**

**I**

**7**

**I**

**6**

**I**

**5**

**I**

**4**

**I**

**3**

**I**

**2**

**I**

**1**

**I**

**0**

**+**

**V**

**CC**

* 1. A2 = 1, A1 = 1, A0 =1\* b. A2 = 0, A1 = 0, A0 = 0

c. Giá trị A2, A1, A0 phụ thuộc vào GS, EO d. Câu c và b đúng

1. Mạch dồn kênh MUX (Multiplexer) là mạch:
   1. n ngõ vào và 2n ngõ ra b. 2n ngõ vào và n ngõ ra

c. 2n ngõ vào và n ngõ ra d. 2n dữ liệu (data), n ngõ vào điều khiển và 1 ngõ ra\* **320.** Phát biểu nào sau đây SAI về MUX (Multiplexer) a. Số ngõ ra luôn là 1

* 1. Số ngõ vào dữ liệu bằng 2n, với n là số ngõ vào điều khiển
  2. Số ngõ vào ít hơn số ngõ ra\*
  3. Số ngõ vào nhiều hơn số ngõ ra

**Y**

**MUX**

**HÌNH**

**3**

**.**

**35**

**X**

**0**

**X**

**1**

**X**

**2**

**X**

**3**

**A**

**B**

1. Cho MUX như hình 3.35 (A là MSB). Khi A=0, B=1 thì
   1. Y = X0 b. Y = X1\*
      * 

c. *Y*  *AB* d. *Y**A**B*

1. Cho MUX như hình 3.35 (A là MSB). Khi A=0, B=0 thì
   1. Y = X0\* b. Y = X1
      * 

c. *Y*  *AB* d. *Y**A**B*

1. Cho MUX như hình 3.35 (A là MSB) . Khi A=1, B=0 thì



* 1. *Y*  *AB* b. Y = X1



c. *Y*  *AB* d. Y = X2\*

1. Cho MUX như hình 3.35 (A là MSB). Khi A=1, B=1 thì
   1. Y = X3\* b. Y = X1

c. Y= AB d. Y = A + B

1. Cho IC MUX 74151 chọn kênh 8 – 1 như hình vẽ (S2 là MSB). Cho E=0, S2=1, S1=0, S0=1 thì ngõ ra Y là:

**74**

**LS**

**151**

**HÌNH**

**3**

**.**

**36**

**S**

**2**

**S**

**1**

**S**

**0**

**YN**

**I**

**7**

**I**

**6**

**I**

**5**

**I**

**4**

**I**

**3**

**I**

**2**

**I**

**1**

**I**

**0**

**Y**

**E**

 

* 1. *Y* *ES*2*S*1*S*0 b. Y = I5\*

  

c. *Y* *S*2*S*1*S*0 d. *Y*  *E**S*2*S*1*S*0

1. Cho IC MUX 74151 chọn kênh 8 – 1 như hình vẽ. Ngõ ra Y có mức logic:

**74**

**LS**

**151**

**HÌNH**

**3**

**.**

**37**

**S**

**2**

**S**

**1**

**S**

**0**

**YN**

**I**

**7**

**I**

**6**

**I**

**5**

**I**

**4**

**I**

**3**

**I**

**2**

**I**

**1**

**I**

**0**

**Y**

**E**

**+**

**V**

**CC**

* 1. Không xác định b. Bằng mức logic của ngõ ra YN

c. 1 d. 0\*

1. Phát biểu nào sau đây SAI về ghép hai MUX: a. Hai MUX phải có ngõ vào cho phép Enable
   1. 2 MUX 4 – 1 có thể ghép thành một MUX 8 – 1
   2. 2 MUX 2 – 1 có thể ghép thành một MUX 4 – 1
   3. Ghép 2 MUX 4 – 1 thành một MUX 8 – 2\* **328.** Mạch phân kênh DEMUX ( DeMultiplexer) là mạch:
   4. n ngõ vào điều khiển, 1 ngõ vào dữ liệu và 2n ngõ ra\*
   5. 2n ngõ vào và n ngõ ra
   6. 2n ngõ vào và n ngõ ra
   7. n ngõ vào và 2n ngõ ra

### DEMUX

**Y**

**0**

**A**

**B**

**X**

**Y**

**1**

**Y**

**2**

**Y**

**3**

### HÌNH 3.38

1. Cho mạch phân kênh DeMux như hình 3.38:

a. Đây là DeMux 3 – 4 b. Đây là DeMux 1 – 4\*

* 1. Đây là DeMux 2 – 4 d. Đây là DeMux 4 – 1

1. Cho mạch phân kênh DeMux (A là MSB) như hình 3.38:

a. Khi A = 1; B=1 thì ngõ ra Y3 = 1 b. Khi A = 1; B=1 thì ngõ ra Y3 = 0

* 1. Khi A = 1; B=1 thì ngõ ra Y3 = X\* d. Khi A = 1; B=1 thì ngõ ra Y0 = X

1. Cho mạch phân kênh DeMux (A là MSB) như hình 3.38, cho A=1; B=0, X=1 a.Y3 = 1, Y2 = 0, Y1 = 0, Y0 = 0 b. Y3 = 0, Y2 = 1, Y1 = 1, Y0 = 0
   1. Y3 = 0, Y2 = 1, Y1 = 0, Y0 = 0\* d. Y3 = 0, Y2 = 1, Y1 = 1, Y0 = 1
2. Mạch kiểm tra chẵn lẻ dùng để:

a. Xác định một số là số chẵn b. Xác định một số là số lẻ

* 1. Dùng để nhân các số BCD d. Phát hiện sai lệch trên đường truyền\*

1. Cho phương pháp kiểm tra chẵn (Even Parity)

a. A = 01101101 thì bit P = 1 b. A = 10100110 thì bit P = 1

* 1. Câu a và d đúng\* d. A = 111100110 thì bit P = 0

1. Cho phương pháp kiểm tra lẻ (Odd Parity)

a. A = 01101101 thì bit P = 1 b. A = 10100110 thì bit P = 1\*

* 1. A = 1111011010 thì bit P = 1 d. A = 11110011011 thì bit P = 0

**COMPARATOR Y1**

**A**

**>**

**B**

**A**

**B**

**A**

**=**

**B**

**A**

**<**

**B**

**Y2**

### Y3 HÌNH 3.39

|  |  |
| --- | --- |
| **335.** Cho mạch so sánh 1 bit như hình 3.39: |  |
|   a. *Y*1 *AB* \* b. Y1 = AB c. Y1 = A+B  **336.** Cho mạch so sánh 1 bit như hình 3.39: |   d. *Y*1 *A**B* |
|   a. *Y* 2 *AB* b. *Y*2*A**B*\* c. Y2 = AB |    d. *Y* 2 *AB* |

1. Cho mạch so sánh 1 bit như hình 3.39:

  

a. *Y*3 *AB* b. *Y*3 *A**B* c. *Y*3 *A**B* d. *Y*3 *AB*\*

1. Hệ tổ hợp là hệ có giá trị ngõ ra thay đổi tùy thuộc vào :

a. Trạng thái của các ngõ vào trước đó b. Trạng thái của các ngõ vào hiện tại\*

c. Trạng thái của các ngõ ra trước đó d. Không câu nào đúng

**339.** Ngõ ra của hệ tổ hợp phụ thuộc vào trạng thái của các ngõ vào theo quy luật:

a. Hàm Boole\* b. Hàm tích phân c. Hàm mũ d. Tùy từng tổ hợp

**340.** Số tổ hợp của hệ tổ hợp n biến ngõ vào:

a. n tổ hợp b. 2n tổ hợp c. 2n tổ hợp\* d. (n – 1) tổ hợp

**341.** Số ngõ ra của bộ giải mã nhị phân n bit (n ngõ vào):

a. n ngõ ra b. 1 ngõ ra c. 2n ngõ ra\* d. Không xác định

**342.** Các ngõ ra của bộ giải mã nhị phân n bit (n ngõ vào) có tính chất:

1. 2n ngõ ra đều tích cực
2. Có 1 ngõ ra tích cực, (2n – 1) ngõ ra còn lại không tích cực\*
3. 2n ngõ ra đều không tích cực
4. Có 1 ngõ ra không tích cực, (2n – 1) ngõ ra còn lại đều tích cực

**343.** Nếu các ngõ vào cho phép của bộ giải mã không thoả điều kiện tích cực thì các ngõ ra của bộ giải mã:

a. Đều tích cực b. Đều không tích cực\* c. Không xác định được d. Có 1 ngõ ra tích cực **344.** Số ngõ ra của bộ mã hóa có 2n ngõ vào:

a. 2n ngõ ra b. 1 ngõ ra c. n ngõ ra\* d. (n – 1) ngõ ra

**345.** Bộ dồn kênh 2n – 1 có:

a. Nhiều ngõ ra b. 2n ngõ ra

c. Không xác định số ngõ ra d. 1 ngõ ra\*

**346.** Các ngõ vào của bộ dồn kênh được chia làm 2 nhóm: a. Ngõ vào cho phép và ngõ vào dữ liệu

1. Ngõ vào cho phép và ngõ vào điều khiển (địa chỉ)
2. Ngõ vào dữ liệu và ngõ vào điều khiển (địa chỉ)\*
3. Tùy từng loại bộ dồn kênh **347.** Bộ dồn kênh 2n – 1 có:

a. 2n ngõ vào điều khiển (địa chỉ) b. 2n ngõ vào dữ liệu\*

c. 2n ngõ vào dữ liệu và điều khiển d. 2n ngõ vào dữ liệu, điều khiển và cho phép

**348.** Bộ dồn kênh có n ngõ vào điều khiển (địa chỉ), m ngõ vào dữ liệu thì:

a. m = n b. m = 2n c. m = 2n\* d. m = (2n – 1)

**349.** Bộ phân kênh 1 – 2n có:

a. 1 ngõ ra b. n ngõ ra

c. 2n ngõ ra\* d. (2n – 1) ngõ ra

**350.** Bộ cộng phân nửa HA (Half adder) là bộ cộng 2 số nhị phân 1 bit có: a. 2 ngõ vào, 2 ngõ ra\* b. 2 ngõ vào, 1 ngõ ra

c. 2 ngõ vào, 3 ngõ ra d. 2 ngõ vào, 4 ngõ ra

**351.** Bộ cộng đầy đủ FA (Full adder) là bộ cộng 2 số nhị phân 1 bit có thêm bit nhớ từ trọng số thấp hơn gởi tới có:

a. 2 ngõ vào, 2 ngõ ra b. 2 ngõ vào, 1 ngõ ra

c. 2 ngõ vào, 3 ngõ ra d. 3 ngõ vào, 2 ngõ ra\*

**352.** Để thiết kế mạch tổ hợp thực hiện phép cộng 2 số nhị phân 2 bit ta phải thiết kế 1 mạch có :

a. 4 ngõ vào, 4 ngõ ra b. 2 ngõ vào, 3 ngõ ra

c. 4 ngõ vào, 3 ngõ ra\* d. 4 ngõ vào, 2 ngõ ra

**353.** Số ngõ vào\_ngõ ra của một hệ tổ hợp có ngõ vào là 1 số nhị phân 2 bit X, ngõ ra là một hàm của X, f(X) = X.X + X + 1 là:

a. 1 ngõ vào, 1 ngõ ra b. 2 ngõ vào, 1 ngõ ra

c. 2 ngõ vào, 3 ngõ ra d. 2 ngõ vào, 4 ngõ ra\*

**354.** Số ngõ vào\_ngõ ra của một hệ tổ hợp có ngõ vào là mã BCD, ngõ ra là giá trị dư của giá trị ngõ vào chia cho 3 là:

a. 3 ngõ vào, 3 ngõ ra b. 3 ngõ vào, 2 ngõ ra

c. 4 ngõ vào, 3 ngõ ra d. 4 ngõ vào, 2 ngõ ra\*

**355.** Để thiết kế mạch tổ hợp thực hiện phép nhân 2 số nhị phân 2 bit ta phải thiết kế 1 mạch có :

a. 4 ngõ vào, 4 ngõ ra\* b. 2 ngõ vào, 3 ngõ ra

c. 4 ngõ vào, 3 ngõ ra d. 4 ngõ vào, 2 ngõ ra

**356.** Với bộ giải mã nhị phân có ngõ ra tích cực mức cao, ngõ ra Yi của bộ giải mã là: a. Tổng chuẩn Mi của các ngõ vào b. Tích chuẩn mi của các ngõ vào\*

c. Luôn có giá trị là 1 d. Luôn có giá trị là 0

**357.** Với bộ giải mã nhị phân có ngõ ra tích cực thấp, ngõ ra Yi của bộ giải mã là: a. Tổng chuẩn Mi của các ngõ vào\* b. Tích chuẩn mi của các ngõ vào

c. Luôn có giá trị là 1 d. Luôn có giá trị là 0

**358.** Để tạo ra bộ giải mã 3 – 8, ta ghép 2 bộ giải mã (mỗi bộ giải mã đều có ngõ vào cho phép):

a. 2 – 4\* b. 2 – 8

c. 1 – 4 d. 1 – 8

**359.** Để tạo ra bộ giải mã 4 – 16, ta ghép 2 bộ giải mã (mỗi bộ giải mã đều có ngõ vào cho phép):

a. 2 – 8 b. 3 – 8\*

c. 3 – 16 d. 2 – 16

**360.** Một hệ giải mã có thể thực hiện:

a. Chỉ duy nhất 1 hàm Boole b. 2 hàm Boole trên cùng 1 hệ giải mã

c. Không thực hiện được hàm Boole d . Nhiều hàm Boole trên cùng 1 hệ giải mã\* **361.** Một bộ dồn kênh có thể thực hiện:

a. Chỉ duy nhất 1 hàm Boole\* b. 2 hàm Boole trên cùng 1 hệ dồn kênh

c. Không thực hiện được hàm Boole d . Nhiều hàm Boole trên cùng 1 hệ dồn kênh

**362.** Bộ kiểm tra chẳn lẻ có thể phát hiện trường hợp truyền sai:

a. 2 bit b. 1 bit\*

c. Không phát hiện sai d. Số bit truyền sai là số chẳn

**363.** Điều kiện cần thiết khi ghép 2 bộ giải mã n – 2n: a. 2 bộ giải mã đều có ngõ vào cho phép\*

1. Chỉ cần 1 bộ giải mã có ngõ vào cho phép
2. 2 bộ giải mã đều không có ngõ vào cho phép
3. Không cần điều kiện

**CHƯƠNG 4 : HỆ TUẦN TỰ**

1. Cho mạch chốt RS như hình 4.2. Khi R = S = 1 thì trạng thái ngõ ra là:
   1. Q = 0 ; *Q* = 0 \*

c. Q = 1 ; *Q* = 0

**R**

b.

Q = 0 ;

*Q*

1

=

d. Q = 1 ;

*Q*

1

=

**Q**

**Q**

**S**

**HÌNH**

**4**

**.**

**2**

1. Cho mạch chốt RS như hình 4.2. Khi S = 0 ; R = 1 thì trạng thái ngõ ra là:
   1. Q = 0 ; *Q* = 0 b. Q = 0 ; *Q* = 1\*

c. Q = 1 ; *Q* = 0 d. Q = 1 ; *Q* = 1

1. Cho mạch chốt RS như hình 4.2. Khi S = 1 ; R = 0 thì trạng thái ngõ ra là:
   1. Q = 0 ; *Q* = 0 b. Q = 0 ; *Q* = 1

c. Q = 1 ; *Q* = 0\* d. Q = 1 ; *Q* = 1

1. Cho D-FF như hình 4.5. Khi PR = 0 ; CLR = 1 thì trạng thái ngõ ra là:
   1. Q = 0 ; *Q* = 0 b. Q = 0 ; *Q* = 1

c. Q = 1 ; *Q* = 0\* d. Q = 1 ; *Q* = 1

**D Q**

### CLK Q HÌNH 4.5

1. Cho D-FF như hình 4.5. Khi PR = 1 ; CLR = 0 thì trạng thái ngõ ra là:

**P**

**R**

**C**

**L**

**R**

* 1. Q = 0 ; *Q* = 0 b. Q = 0 ; *Q* = 1\*

c. Q = 1 ; *Q* = 0 d. Q = 1 ; *Q* = 1

1. Cho D-FF như hình 4.5. Ngõ vào xung clock (CLK) tác động bằng:
   1. Mức thấp b. Mức cao c. Cạnh xuống d. Cạnh lên\*
2. Cho D-FF như hình 4.5. Khi PR=1, CLR=1, D=0, nếu CLK được kích bằng cạnh lên thì trạng thái ngõ ra là:
   1. Q = 0 ; *Q* = 1\* b. Q = 1 ; *Q* = 0
   2. Không đổi trạng thái (giữ nguyên trạng thái trước đó)
   3. Đổi trạng thái (đảo trạng thái trước đó)
3. Cho D-FF như hình 4.5. Khi PR=1, CLR=1, D=1, nếu CLK được kích bằng cạnh lên thì trạng thái ngõ ra là:
   1. Q = 0 ; *Q* = 1 b. Q = 1 ; *Q* = 0\*
   2. Không đổi trạng thái (giữ nguyên trạng thái trước đó)
   3. Đổi trạng thái (đảo trạng thái trước đó)
4. Cho D-FF như hình 4.5. Khi PR=1, CLR=1, D=0, nếu CLK được kích bằng cạnh xuống thì trạng thái ngõ ra là:
   1. Q = 0 ; *Q* = 0 b. Q = 1 ; *Q* = 1
   2. Không đổi trạng thái (giữ nguyên trạng thái trước đó)\*
   3. Đổi trạng thái (đảo trạng thái trước đó)
5. Cho D-FF như hình 4.5. Khi PR=1, CLR=1, D=1, nếu CK được kích bằng cạnh xuống thì trạng thái ngõ ra là:
   1. Q = 0 ; *Q* = 1 b. Q = 1 ; *Q* = 1
   2. Không đổi trạng thái (giữ nguyên trạng thái trước đó)\*
   3. Đổi trạng thái (đảo trạng thái trước đó)
6. Cho JK-FF như hình 4.6. Khi PR=0, CLR=1 thì trạng thái ngõ ra là:
   1. Q = 0 ; *Q* = 0 b. Q = 0 ; *Q* = 1

c. Q = 1 ; *Q* = 0\* d. Q = 1 ; *Q* = 1

### J Q CLK K Q HÌNH 4.6

1. Cho JK-FF như hình 4.6. Khi PR=1, CLR=0 thì trạng thái ngõ ra là:

**P**

**R**

**C**

**L**

**R**

* 1. Q = 0 ; *Q* = 0 b. Q = 0 ; *Q* = 1\*

c. Q = 1 ; *Q* = 0 d. Q = 1 ; *Q* = 1

1. Cho JK-FF như hình 4.6. Ngõ vào xung clock (CK) tác động bằng:
   1. Mức thấp b. Mức cao c. Cạnh xuống\* d. Cạnh lên
2. Cho JK-FF như hình 4.6. Khi PR=1, CLR=1, J=K=0, nếu CK được kích bằng cạnh xuống thì trạng thái ngõ ra là:
   1. Q = 0 ; *Q* = 1 b. Q = 1 ; *Q* = 0
   2. Không đổi trạng thái (giữ nguyên trạng thái trước đó)\*
   3. Đổi trạng thái (đảo trạng thái trước đó)
3. Cho JK-FF như hình 4.6. Khi PR=1, CLR=1, J=0, K=1, nếu CK được kích bằng cạnh xuống thì trạng thái ngõ ra là:
   1. Q = 0 ; *Q* = 1\* b. Q = 1 ; *Q* = 0
   2. Không đổi trạng thái (giữ nguyên trạng thái trước đó)
   3. Đổi trạng thái (đảo trạng thái trước đó)
4. Cho JK-FF như hình 4.6. Khi PR=1, CLR=1, J=1, K=0, nếu CK được kích bằng cạnh xuống thì trạng thái ngõ ra là:
   1. Q = 0 ; *Q* = 1 b. Q = 1 ; *Q* = 0\*
   2. Không đổi trạng thái (giữ nguyên trạng thái trước đó)
   3. Đổi trạng thái (đảo trạng thái trước đó)
5. Cho JK-FF như hình 4.6. Khi PR=1, CLR=1, J=1, K=1, nếu CK được kích bằng cạnh xuống thì trạng thái ngõ ra là:
   1. Q = 0 ; *Q* = 1 b. Q = 1 ; *Q* = 0
   2. Không đổi trạng thái (giữ nguyên trạng thái trước đó)
   3. Đổi trạng thái (đảo trạng thái trước đó)\*
6. Cho JK-FF như hình 4.6. Khi PR=1, CLR=1, J=K=0, nếu CK được kích bằng cạnh lên thì trạng thái ngõ ra là:
   1. Q = 0 ; *Q* = 1 b. Q = 1 ; *Q* = 0
   2. Không đổi trạng thái (giữ nguyên trạng thái trước đó)\*
   3. Đổi trạng thái (đảo trạng thái trước đó)
7. Cho JK-FF như hình 4.6. Khi PR=1, CLR=1, J=0, K=1, nếu CK được kích bằng cạnh lên thì trạng thái ngõ ra là:
   1. Q = 0 ; *Q* = 1 b. Q = 1 ; *Q* = 0
   2. Không đổi trạng thái (giữ nguyên trạng thái trước đó)\*
   3. Đổi trạng thái (đảo trạng thái trước đó)
8. Cho JK-FF như hình 4.6. Khi PR=1, CLR=1, J=1, K=0, nếu CK được kích bằng cạnh lên thì trạng thái ngõ ra là:
   1. Q = 0 ; *Q* = 1 b. Q = 1 ; *Q* = 0
   2. Không đổi trạng thái (giữ nguyên trạng thái trước đó)\*
   3. Đổi trạng thái (đảo trạng thái trước đó)
9. Cho JK-FF như hình 4.6. Khi PR=1, CLR=1, J=1, K=1, nếu CK được kích bằng cạnh lên thì trạng thái ngõ ra là:
   1. Q = 0 ; *Q* = 1 b. Q = 1 ; *Q* = 0
   2. Không đổi trạng thái (giữ nguyên trạng thái trước đó)\*
   3. Đổi trạng thái (đảo trạng thái trước đó)
10. Cho T-FF như hình 4.7. Khi PR=0, CLR=1 thì trạng thái ngõ ra là:
    1. Q = 0 ; *Q* = 0 b. Q = 0 ; *Q* = 1

c. Q = 1 ; *Q* = 0\* d. Q = 1 ; *Q* = 1

**T Q**

### CLK Q HÌNH 4.7

1. Cho T-FF như hình 4.7. Khi PR=1, CLR=0 thì trạng thái ngõ ra là:

**P**

**R**

**C**

**L**

**R**

* 1. Q = 0 ; *Q* = 0 b. Q = 0 ; *Q* = 1\*

c. Q = 1 ; *Q* = 0 d. Q = 1 ; *Q* = 1

1. Cho T-FF như hình 4.7. Khi PR=1, CLR=1, T=0, nếu CK được kích bằng cạnh lên thì trạng thái ngõ ra là:
   1. Q = 0 ; *Q* = 1 b. Q = 1 ; *Q* = 0
   2. Không đổi trạng thái (giữ nguyên trạng thái trước đó)\*
   3. Đổi trạng thái (đảo trạng thái trước đó)
2. Cho T-FF như hình 4.7. Khi PR=1, CLR=1, T=1, nếu CK được kích bằng cạnh lên thì trạng thái ngõ ra là:
   1. Q = 0 ; *Q* = 1 b. Q = 1 ; *Q* = 0
   2. Không đổi trạng thái (giữ nguyên trạng thái trước đó)
   3. Đổi trạng thái (đảo trạng thái trước đó)\*
3. Cho T-FF như hình 4.7. Khi PR=1, CLR=1, T=0, nếu CK được kích bằng cạnh xuống thì trạng thái ngõ ra là:
   1. Q = 0 ; *Q* = 1 b. Q = 1 ; *Q* = 0
   2. Không đổi trạng thái (giữ nguyên trạng thái trước đó)\*
   3. Đổi trạng thái (đảo trạng thái trước đó)
4. Cho T-FF như hình 4.7. Khi PR=1, CLR=1, T=1, nếu CK được kích bằng cạnh xuống thì trạng thái ngõ ra là:
   1. Q = 0 ; *Q* = 1 b. Q = 1 ; *Q* = 0
   2. Không đổi trạng thái (giữ nguyên trạng thái trước đó)\*
   3. Đổi trạng thái (đảo trạng thái trước đó)
5. Mạch đếm nối tiếp (mạch đếm bất đồng bộ) có đặc điểm:
   1. Ngõ ra của flip flop trước làm xung clock (CK) cho flip flop kế tiếp.
   2. Xung đếm chỉ đến flip flop đầu tiên.
   3. Ngõ ra Q của flip flop đầu tiên là bit có trọng số nhỏ nhất (LSB) của trạng thái bộ đếm. d. Cả ba câu a, b, c đều đúng\*
6. Để thiết kế bộ đếm n bit thì cần ít nhất:
   1. (n -1) flip flop b. n flip flop\* c. (n +1) flip flop d. 2n  flip flop
7. Dung lượng bộ đếm (hay còn gọi là Modulo của bộ đếm) là:
   1. Số trạng thái giống nhau xuất hiện ở vòng đếm
   2. Số trạng thái khác nhau xuất hiện ở vòng đếm\*
   3. Số trạng thái không xuất hiện ở vòng đếm
   4. Tất cả đều sai
8. Cho mạch như hình 4.8. Đưa xung clock có tần số 1 Hz đến ngõ vào CKin thì ngõ ra Q0 có xung clock với tần số:
   1. 2 Hz b. 1 Hz c. 0,5 Hz\* d. Tất cả đều sai

**Q**

**HÌNH**

**4**

**.**

**8**

**D**

**CLK**

**Q**

**P**

**R**

**C**

**L**

**R**

**Q**

**D**

**CLK**

**Q**

**P**

**R**

**C**

**L**

**R**

**CLKin**

**Q**

**0**

**Q**

**1**

**+**

**V**

**CC**

1. Cho mạch như hình 4.8. Đưa xung clock có tần số 1 Hz đến CKin thì ngõ ra Q1 có xung clock với tần số:
   1. 4 Hz b. 1 Hz c. 0.25 Hz\* d. Tất cả đều sai
2. Mạch ở hình 4.8 là bộ đếm :
   1. Nối tiếp, đếm lên có hệ số đếm (modulo) là 2
   2. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 2
   3. Nối tiếp, đếm lên có hệ số đếm (modulo) là 4\*
   4. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 4
3. Cho mạch như hình 4.9. Đưa xung clock có tần số 1 Hz đến ngõ vào CKin thì ngõ ra Q0 có xung clock với tần số:
   1. 2 Hz b. 1 Hz c. 0,5 Hz\* d. Tất cả đều sai

**Q**

**HÌNH**

**4**

**.**

**9**

**D**

**CLK**

**Q**

**P**

**R**

**C**

**L**

**R**

**Q**

**D**

**CLK**

**Q**

**P**

**R**

**C**

**L**

**R**

**CLKin**

**Q**

**0**

**Q**

**1**

**+**

**V**

**CC**

1. Cho mạch như hình 4.9. Đưa xung clock có tần số 1 Hz đến CKin thì ngõ ra Q1 có xung clock với tần số:
   1. 4 Hz b. 1 Hz c. 0.25 Hz\* d. Tất cả đều sai
2. Mạch ở hình 4.9 là bộ đếm :
   1. Nối tiếp, đếm lên có hệ số đếm (modulo) là 2
   2. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 2
   3. Nối tiếp, đếm lên có hệ số đếm (modulo) là 4
   4. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 4\*
3. Cho mạch như hình 4.10. Đưa xung clock có tần số 1 KHz đến ngõ vào CKin thì ngõ ra Q0 có xung clock với tần số:

a. 2 Khz

b. 1 KHz

c. 500 Hz\*

d. Cả 3 câu a, b, c đều sai

**Q**

**HÌNH**

**4**

**.**

**10**

**D**

**CLK**

**Q**

**P**

**R**

**C**

**L**

**R**

**Q**

**D**

**CLK**

**Q**

**P**

**R**

**C**

**L**

**R**

**CLKin**

**Q**

**0**

**Q**

**1**

**Q**

**D**

**CLK**

**Q**

**P**

**R**

**C**


**L**

**R**

**Q**

**2**

1. Cho mạch như hình 4.10. Đưa xung clock có tần số 1 KHz đến CKin thì ngõ ra Q2 có xung clock với tần số:
   1. 8 Khz b. 1 Khz c. 125 Hz d. Tất cả đều sai\*
2. Mạch ở hình 4.10 là bộ đếm :
   1. Nối tiếp, đếm lên có hệ số đếm (modulo) là 5
   2. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 5
   3. Nối tiếp, đếm lên có hệ số đếm (modulo) là 6\*
   4. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 6
3. Cho mạch như hình 4.11. Đưa xung clock có tần số 1 KHz đến ngõ vào CKin thì ngõ ra Q1 có xung clock với tần số:
   1. 4 Khz b. 1 KHz c. 250 Hz\* d. Cả 3 câu a, b, c đều sai



1. Cho mạch như hình 4.11. Đưa xung clock có tần số 1 KHz đến CKin thì ngõ ra Q2 có xung clock với tần số:
   1. 8 Khz b. 1 Khz c. 125 Hz d. Tất cả đều sai\*
2. Mạch ở hình 4.11 là bộ đếm :
   1. Nối tiếp, đếm lên có hệ số đếm (modulo) là 8
   2. Nối tiếp, đếm lên có hệ số đếm (modulo) là 5\*
   3. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 5

c. Song song, đếm lên có hệ số đếm (modulo) là 5

1. Cho mạch như hình 4.12. Đưa xung clock có tần số 1 Hz đến ngõ vào CKin thì ngõ ra Q0 có xung clock với tần số:
   1. 2 Hz b. 1 Hz c. 0,5 Hz\* d. Cả 3 câu a, b, c đều sai

**Q**

**HÌNH**

**4**

**.**

**12**

**K**

**CLK**

**Q**

**P**

**R**

**C**

**L**

**R**

**Q**

**K**

**CLK**

**Q**

**P**

**R**

**C**

**L**

**R**

**CLKin**

**Q**

**0**

**Q**

**1**

**Q**

**K**

**CLK**

**Q**

**P**

**R**

**C**

**L**

**R**

**Q**

**2**

**J**

**J**

**J**

**+**

**V**

**CC**

1. Cho mạch như hình 4.12. Đưa xung clock có tần số 1 Hz đến CKin thì ngõ ra Q1 có xung clock với tần số:
   1. 4 Hz b. 1 Hz c. 0.25 Hz\* d. Cả 3 câu a, b, c đều sai
2. Cho mạch như hình 4.12. Đưa xung clock có tần số 1 Hz đến CKin thì ngõ ra Q2 có xung clock với tần số:
   1. 8 Hz b. 1 Hz c. 0.125 Hz d. Tất cả đều sai\*
3. Mạch ở hình 4.12 là bộ đếm :
   1. Nối tiếp, đếm lên có hệ số đếm (modulo) là 8
   2. Nối tiếp, đếm lên có hệ số đếm (modulo) là 4\*
   3. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 8

c. Song song, đếm lên có hệ số đếm (modulo) là 4

1. Cho mạch như hình 4.13. Đưa xung clock có tần số 1 Hz đến ngõ vào CKin thì ngõ ra Q0 có xung clock với tần số:
   1. 2 Hz b. 1 Hz c. 0,5 Hz\* d. Tất cả đều sai

**Q**

**HÌNH**

**4**

**.**

**13**

**K**

**CLK**

**Q**

**P**

**R**

**C**

**L**

**R**

**Q**

**K**

**CLK**

**Q**

**P**

**R**

**C**

**L**

**R**

**CLKin**

**Q**

**0**

**Q**

**1**

**Q**

**K**

**CLK**

**Q**

**P**

**R**

**C**

**L**

**R**

**Q**

**2**

**J**

**J**

**J**

**+**

**V**

**CC**

1. Cho mạch như hình 4.13. Đưa xung clock có tần số 1 Hz đến CKin thì ngõ ra Q1 có xung clock với tần số:
   1. 4 Hz b. 1 Hz c. 0.25 Hz\* d. Tất cả đều sai
2. Cho mạch như hình 4.13. Đưa xung clock có tần số 1 Hz đến CKin thì ngõ ra Q2 có xung clock với tần số:
   1. 8 Hz b. 1 Hz c. 0.125 Hz\* d. Tất cả đều sai
3. Mạch ở hình 4.13 là bộ đếm :
   1. Nối tiếp, đếm lên có hệ số đếm (modulo) là 8\*
   2. Nối tiếp, đếm xuống có hệ số đếm (modulo) là 8
   3. Song song, đếm lên có hệ số đếm (modulo) là 8
   4. Song song, đếm xuống có hệ số đếm (modulo) là 8 **414.** Khi mất điện (tắt nguồn) dữ liệu trong ROM:
   5. Không bị mất \*
   6. Bị mất
   7. Có thể bị mất hoặc không tùy loại ROM
   8. Có thể bị mất hay không tùy thời gian mất điện **415.** Khi mất điện (tắt nguồn) dữ liệu trong RAM:
   9. Không bị mất
   10. Bị mất \*
   11. Có thể bị mất hoặc không tùy loại RAM
   12. Có thể bị mất hay không tùy thời gian mất điện
4. Bộ nhớ có 12 đường địa chỉ, 8 đường dữ liệu thì có dung lượng là: a. 4K x 8 bit = 32 Kbit \*
   1. 4K x 8 byte = 32 Kbyte
   2. 8K x 8 bit = 64 Kbit
   3. 8K x 8 byte = 64 Kbyte
5. Bộ nhớ có 10 đường địa chỉ, 8 đường dữ liệu thì có dung lượng là: a. 1K x 8 bit = 8 Kbit \*
   1. 4K x 8 byte = 32 Kbyte
   2. 8K x 8 bit = 64 Kbit
   3. 8K x 8 byte = 64 Kbyte **418.** ROM là:
      1. Bộ nhớ truy xuất ngẫu nhiên
      2. Bộ nhớ chỉ đọc\*
      3. Bộ nhớ có nội dung bị mất khi không cấp nguồn
      4. Mảng logic lập trình được **419.** UV-EPROM là:
      5. Bộ nhớ có thể xoá bằng tia cực tím\*
      6. Bộ nhớ truy xuất ngẫu nhiên
      7. Bộ nhớ có thể xoá bằng điện
      8. Bộ nhớ không thể xoá **420.** EEPROM là:
      9. Bộ nhớ có thể xoá và ghi lại vô hạn
      10. Bộ nhớ xoá được bằng tia cực tím
      11. Bộ nhớ xoá được bằng điện\*
      12. Bộ nhớ truy xuất ngẫu nhiên **421.** Phát biểu nào không đúng với RAM : a. Là bộ nhớ truy cập ngẫu nhiên
      13. Là bộ nhớ có nội dung bị mất đi khi mất điện
      14. Có hai loại thông dụng là RAM tĩnh và RAM động
      15. Nội dung không bao giờ mất đi\* **422.** RAM là:

a. Bộ nhớ truy cập ngẫu nhiên\* b. Bộ nhớ chỉ đọc

c. Nội dung không bao giờ mất d. Chỉ có thể ghi dữ liệu một lần **423.** Phát biểu nào sau đây SAI đối với RAM động :

* + 1. Thông tin ghi dưới dạng điện tích nạp cho tụ điện
    2. Thông tin ghi dưới dạng đốt các cầu chì\*
    3. Cần phải làm tươi để nội dung không bị rò rỉ
    4. Giá thành rẻ hơn RAM tĩnh **424.** RAM tĩnh là loại bộ nhớ:
    5. Ma trận nhớ gồm nhiều Flip-Flop\*
    6. Phải làm tươi để nội dung không bị rò rỉ
    7. Thông tin ghi dưới dạng đốt các cầu chì
    8. Là loại bộ nhớ chỉ đọc